


产品说明:

CD40106D 是一款采用先进 CMOS 技术设计的低功耗、工作电压范围宽的施密特反相器。它内部集成六组相互独立的施密特反相器电路，具有高抗干扰能力和驱动能力。

主要特点:

- 低输入电流: $I_{IN} \leq 1\mu A$, @ $V_{IN} = V_{DD} = 15V, T_a = 25^\circ C$
- 低静态功耗: $I_{DD} \leq 4\mu A$, @ $V_{DD} = 15V, T_a = 25^\circ C$
- 宽工作电压范围: 3V to 18V
- 封装形式: DIP-14、SOP-14、TSSOP-14




产品订购信息

产品名称	封装	打印名称	包装	包装数量
CD40106DE/ CD40106DN	DIP-14	CD40106D	管装	1000 只/盒
CD40106DM/TR	SOP-14	CD40106D	编带	2500 只/盘
CD40106DMT/TR	TSSOP-14	CD40106D	编带	2500 只/盘

产品用途

- 单稳态多谐振荡器
- 高噪声环境系统
- 波形和脉冲整形器
- 其它应用领域

管脚排列图



管脚功能定义

管脚序号	管脚定义	管脚序号	管脚定义
1	A1	14	VDD
2	Y1	13	A6
3	A2	12	Y6
4	Y2	11	A5
5	A3	10	Y5
6	Y3	9	A4
7	VSS	8	Y4


注：A 为输入管脚； Y 为输出管脚

极限参数

参数	符号	范围	单位
电源电压	V_{DD}	-0.5-20	V
输入电压	V_{IN}	-0.5+VSS - V_{DD} +0.5V	V
功耗	P_D	500	mW
工作温度	T_A	-45~85	°C
储存温度	T_s	-65-150	°C
引脚焊接温度	T_W	245,10s	°C

注：极限参数是指无论在任何条件下都不能超过的极限值。如果超过此极限值，将有可能造成产品劣化等物理性损伤；同时在接近极限参数下，不能保证芯片可以正常工作。

原理逻辑图



$$A = \overline{Y}$$

真值表

Input	Output
A	Y
L	H
H	L

H=High logic Level

L=Low logic Level

推荐工作条件

项目	参数	最小值	最大值	单位
工作电压	V _{DD}	3	18	V
输入输出电压	V _{IN} 、V _O	0	V _{DD}	V
工作温度	T _A	0	60	°C


电学特性
直流电学特性： $T_a=25^{\circ}\text{C}$

符号	项目	测试条件	V_{DD} (V)	最小值	典型值	最大值	单位
V_{TP+}	高电平 切换阈值电压	$ I_o \leq 1\mu\text{A}$	5	-	2.5	-	V
			10	-	4.2	-	V
			15	-	5.8	-	V
V_{TN-}	低电平 切换阈值电压	$ I_o \leq 1\mu\text{A}$	5	-	1.2	-	V
			10	-	2.0	-	V
			15	-	2.6	-	V
V_{TH}	迟滞电压 ($V_{TP+}-V_{TN-}$)		5	-	1.3	-	V
			10	-	2.2	-	V
			15	-	3.2	-	V
V_{OH}	高电平输出电压	$ I_o < 1\mu\text{A}$	5	4.95	-	-	V
			10	9.95	-	-	V
			15	14.95	-	-	V
V_{OL}	低电平输出电压	$ I_o < 1\mu\text{A}$	5	-	-	0.05	V
			10	-	-	0.05	V
			15	-	-	0.05	V
I_{OH}	高电平输出电流	$V_o = 4.6\text{V}$	5	-	-3.0	-	mA
		$V_o = 9.5\text{V}$	10	-	-6.4	-	mA
		$V_o = 13.5\text{V}$	15	-	-22	-	mA
I_{OL}	低电平输出电流	$V_o = 0.4\text{V}$	5	-	4.8	-	mA
		$V_o = 0.5\text{V}$	10	-	11.5	-	mA
		$V_o = 1.5\text{V}$	15	-	42	-	mA
I_{IN}	输入电流	$V_{IN}=V_{DD}$ or V_{SS}	18	-	0.01	1	μA
I_{DD}	工作电流	$V_{IN}=V_{DD}$ or V_{SS}	5	-	0.01	1	μA
			10	-	0.01	2	μA
			15	-	0.01	4	μA
			18	-	0.01	20	μA


交流电学特性：CL=51pF ,Ta=25℃ ,见测试方法

项目	符号	测试条件	最小值	典型值	最大值	单位
最大传输延迟时间 A to Y	t _{PHL}	VDD=5V	-	80	-	ns
	t _{PLH}		-	140	-	ns
	t _{PHL}	VDD=10V	-	45	-	ns
	t _{PLH}		-	75	-	ns
	t _{PHL}	VDD=15V	-	35	-	ns
	t _{PLH}		-	55	-	ns
输出上升/下降延迟时间	t _{THL}	VDD=5V	-	30	-	ns
	t _{TLH}		-	30	-	ns
	t _{THL}	VDD=10V	-	15	-	ns
	t _{TLH}		-	20	-	ns
	t _{THL}	VDD=15V	-	10	-	ns
	t _{TLH}		-	15	-	ns

测量方法




波形测量示意图



- 注：1、See Testing Table 指交流电学特性表中相应测试项目；
 2、CL 电容为外接贴片电容（0603），靠近输出管脚接入，电容地靠近芯片 VSS；
 3、Input: 端口输入电平， $f=1\text{MHz}$, $D=50\%$ 方波， $t_r=t_f \leq 20\text{ns}$ ；
 4、Output: Y 端输出测试。


封装外型尺寸

DIP-14



Dimensions In Millimeters(DIP14)										
Symbol:	A	B	D	D1	E	L	L1	a	c	d
Min:	6.10	18.94	8.10	7.42	3.10	0.50	3.00	1.50	0.40	2.54 BSC
Max:	6.68	19.56	10.9	7.82	3.55	0.70	3.60	1.55	0.50	


SOP-14



Dimensions In Millimeters(SOP14)									
Symbol:	A	A1	B	C	C1	D	Q	a	b
Min:	1.35	0.05	8.55	5.80	3.80	0.40	0°	0.35	1.27 BSC
Max:	1.55	0.20	8.75	6.20	4.00	0.80	8°	0.45	

封装外型尺寸

TSSOP-14



Dimensions In Millimeters(TSSOP-14)									
Symbol:	A	A1	B	C	C1	D	Q	a	b
Min:	0.85	0.05	4.90	6.20	4.30	0.40	0°	0.20	0.65 BSC
Max:	0.95	0.20	5.10	6.60	4.50	0.80	8°	0.25	

修订历史

日期	修改内容	页码
2014-6-10	新修订	1-10
2023-11-15	更新封装、更新引脚焊接温度、更新 DIP-14 尺寸、更新极限参数、	1、2、7

重要声明:

华冠半导体保留未经通知更改所提供的产品和服务。客户在订货前应获取最新的相关信息，并核实这些信息是否最新且完整的。华冠半导体对篡改过的文件不承担任何责任或义务。

客户在使用华冠半导体产品进行系统设计和整机制造时有责任遵守安全标准并采取安全措施。您将自行承担以下全部责任：针对您的应用选择合适的华冠半导体产品；设计、验证并测试您的应用；确保您的应用满足相应标准以及任何其他安全、安保或其他要求。以避免潜在风险可能导致人身伤害或财产损失情况的发生。

华冠半导体产品未获得生命支持、军事、航空航天等领域应用之许可，华冠半导体将不承担产品在这些领域应用造成的后果。因使用方超出该产品适用领域使用所产生的一切问题和责任、损失由使用方自行承担，与华冠半导体无关，使用方不得以本协议条款向华冠半导体主张任何赔偿责任。

华冠半导体所生产半导体产品的性能提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，测试和其他质量控制技术的使用只限于华冠半导体的质量保证范围内。每个器件并非所有参数均需要检测。

华冠半导体的文档资料，授权您仅可将这些资源用于研发本资料所述的产品的应用。您无权使用任何其他华冠半导体知识产权或任何第三方知识产权。严禁对这些资源进行其他复制或展示，您应全额赔偿因在这些资源的使用中对华冠半导体及其代理造成的任何索赔、损害、成本、损失和债务，华冠半导体对此概不负责。