

## 低功耗、集成 PGA 和基准、24 位 $\Sigma$ - $\Delta$ 模数转换芯片


### SSP1220

#### 产品简述

SSP1220 是一款精密 24 位模数转换器 (ADC)，芯片提供了多种集成特性，能够降低系统成本并减少小型传感器信号测量应用中的外围元器件数量。

SSP1220 能够以高达 2000 次/秒 (SPS) 的速率进行采样，能够在单周期内获得稳定的数据。针对噪声环境中的工业应用，当采样频率为 20SPS 时，数字滤波器可同时抑制 50Hz 和 60Hz 频率的干扰。内部 PGA 可以提供最高到 128V/V 的增益，高增益 PGA 使得 SSP1220 非常适合小型传感器信号测量应用，如电阻式温度检测器 (RTD)、热电偶、热敏电阻和电阻桥式传感器。

在禁用 PGA 后的占空比模式下运行功耗可低至  $120\mu\text{A}@3.3\text{V}$ 。SSP1220 采用 TSSOP<sub>16</sub> 封装，额定工作温度范围为  $-40^{\circ}\text{C}$  至  $+125^{\circ}\text{C}$ 。



#### 主要特点

- 低电流消耗：占空比模式下低至  $120\mu\text{A}$ （典型值）@3.3V
- 宽电源范围：2.3V 至 5.5V
- 可编程增益：1V/V 至 128V/V
- 可编程采样速率：高达 2kSPS
- 24 位无噪声分辨率（@20SPS）
- 数字滤波器：单周期稳定，可在 20SPS 时实现 50Hz 和 60Hz 谐波抑制
- 通道数：两个差分输入通道或四个单端输入通道
- 双路可编程电流源输出： $50\mu\text{A}$  至 1.5mA
- 内部 2.048V 基准电压：温漂 5ppm/ $^{\circ}\text{C}$ （典型值）
- 内部振荡器：精度 2%
- 内部温度传感器：精度  $1^{\circ}\text{C}$ （典型值）
- SPI 接口（模式 1）
- TSSOP<sub>16</sub> 封装

#### 应用场景

- 温度传感器测量：
  - 热敏电阻
  - 热电偶
  - 电阻式温度检测器 (RTD)：包含 2 线、3 线或 4 线制类型


- 电阻桥式传感器测量：
  - 压力传感器
  - 应力计
  - 衡器
- 手持式仪表
- 工厂自动化和过程控制
  - 4-20mA, 0-10V类变送器
  - PLC外置模拟量采集模块


## 订货信息

产品型号	封装	包装方式	最小包装数量
SSP1220	TSSOP-16	卷盘	4000

## 功能框图

### K 型热电偶测量



**管脚序列**


符号	引脚	输入/输出	说明
AIN0/REFP1	11	模拟输入	模拟输入 0，正基准输入 1
AIN1	10	模拟输入	模拟输入 1
AIN2	7	模拟输入	模拟输入 2
AIN3/REFN1	6	模拟输入	模拟输入 3，负基准输入 1。AIN3/REFN1 和 AVSS 内部已连接低侧电源开关。
AVDD	12	模拟电源	模拟电源正极
AVSS	5	模拟电源	模拟电源负极
CLK	3	数字输入	外部时钟源引脚。如果不使用该引脚，则与 DGND 相连。
$\overline{CS}$	2	数字输入	SPI 片选；低电平有效。如果不使用该引脚可与 DGND 相连以保持有效。
DGND	4	数字电源	数字电源地
DIN	16	数字输入	SPI 串行数据输入
DOUT/ $\overline{DRDY}$	15	数字输出	SPI 串行数据输出；兼容数据就绪信号，低电平有效。
$\overline{DRDY}$	14	数字输出	数据准备就绪，低电平有效。如果不使用该引脚，则保持断开状态，或通过弱上拉电阻与 DVDD 相连。
DVDD	13	数字电源	数字电源正极
REFN0	8	模拟输入	负基准输入 0
REFP0	9	模拟输入	正基准输入 0
SCLK	1	数字输入	SPI 串行时钟输入

**极限参数<sup>(1)</sup>**

参数名		最小值	最大值	单位
电源输入电压	AVDD to AVSS	-0.3	7	V
	DVDD to DGND	-0.3	7	V
	AVSS to DGND	-2.8	0.3	V
模拟输入电压	AIN0/REFP1, AIN1, AIN2, AIN3/REFN1, REFP0, REFN0	AVSS-0.3	AVDD+0.3	V
数字输入电压	$\overline{CS}$ , SCLK, DIN, DOUT/ $\overline{DRDY}$ , $\overline{DRDY}$ , CLK	DGND-0.3	DVDD+0.3	V
输入电流	除电源外的其他引脚	-10	10	mA
温度	结温, $T_j$	-40	150	°C
	储存温度, $T_{stg}$	-60	150	°C

注 (1): 超出表中列出的极限值可能会对器件造成永久损坏。这些只是芯片承受的极限值, 并不意味着芯片在这些条件下或超出建议的工作条件下运行功能。长期处于极限条件下, 可能会影响器件的可靠性。

**推荐工作条件**

参数		最小值	典型值	最大值	单位
<b>供电参数</b>					
单极性模拟电源供电时	AVDD to AVSS	2.3		5.5	V
	AVSS to DGND	-0.1	0	0.1	V
双极性模拟电源供电时	AVDD to DGND	2.3	2.5	5.5	V
	AVSS to DGND	-2.75	-2.5	-2.3	V
数字电源	DVDD to DGND	2.3		5.5	V
<b>模拟输入</b>					
V <sub>ref</sub> 差分基准输入电压	$V_{ref} = V_{(REFPx)} - V_{(REFNx)}$	0.75	2.5	AVDD	V
V <sub>(REFNx)</sub> 绝对负基准电压		AVSS-0.1		V <sub>(REFPx)</sub> -0.75	V
V <sub>(REFPx)</sub> 绝对正基准电压		V <sub>(REFNx)</sub> +0.75		AVDD + 0.1	V
<b>外部时钟输入</b>					
f <sub>(CLK)</sub> 频率		0.5	4.096	4.5	MHz
占空比		40%		60%	
<b>数字输入</b>					
输入电压		DGND		DVDD	V
<b>温度范围</b>					
T <sub>A</sub> 运行环境温度		-40		125	°C

## 电气特性

最小和最大规范值适用于  $T_A = -40^{\circ}\text{C}$  至  $+125^{\circ}\text{C}$  的温度范围。典型值在  $T_A = 25^{\circ}\text{C}$  下测定。  
 所有规范值均在  $AVDD = 3.3\text{V}$ 、 $AVSS = 0\text{V}$ 、 $DVDD = 3.3\text{V}$ 、PGA 禁用、 $DR = 20\text{SPS}$  以及外部  $V_{\text{ref}} = 2.048\text{V}$  的情况下测定（除非另外注明）。

参数说明	符号	测试条件	最小值	典型值	最大值	单位
<b>系统性能</b>						
分辨率 (无丢码)			24			Bits
速率	DR	常规模式	20, 45, 90, 175, 330, 600, 1000			SPS
		占空比模式	5, 11.25, 22.5, 44, 82.5, 150, 250			SPS
		Turbo 模式	40, 90, 180, 350, 660, 1200, 2000			SPS
噪声		详见参考噪声部分				
积分非线性	INL	增益=1 至 128, $V_{\text{CM}}=0.5 \cdot AVDD$ , 最适条件		20		ppm <sub>F<sub>SR</sub></sub>
输入偏移	VIO	PGA 禁用, 增益= 1 至 4, 差分输入		$\pm 2$		$\mu\text{V}$
		增益=1 至 128, 差分输入		$\pm 2$		$\mu\text{V}$
偏移漂移		PGA 禁用, 增益=1 至 4		0.1	0.3	$\mu\text{V}/^{\circ}\text{C}$
		增益=1 至 128, $T_A=-40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$		0.1	0.3	$\mu\text{V}/^{\circ}\text{C}$
		增益= 1 至 128		0.3	0.5	$\mu\text{V}/^{\circ}\text{C}$
增益误差		PGA 禁用, 增益= 1 至 4		0.2		%
		增益=1 至 128, $T_A = 25^{\circ}\text{C}$	-0.5	$\pm 0.2$	0.5	%
增益漂移		PGA 禁用, 增益= 1 至 4		5		ppm/ $^{\circ}\text{C}$
		增益= 1 至 128		5	20	ppm/ $^{\circ}\text{C}$
常模抑制比	NMRR	50Hz $\pm 3\%$ , $DR=20\text{SPS}$ , 外部 CLK, 50/60 bit=10	105			dB
		60Hz $\pm 3\%$ , $DR = 20\text{SPS}$ , 外部 CLK, 50/60 bit =11	105			dB
		50Hz 或 60Hz $\pm 3\%$ , $DR=20\text{SPS}$ , 外部 CLK, 50/60 bit=01	90			dB
共模抑制比	CMRR	直流条件下, 增益= 1		97		dB
		$f_{\text{CM}} = 50\text{Hz}$ , $DR=2000\text{SPS}$		116		dB
		$f_{\text{CM}} = 60\text{Hz}$ , $DR=2000\text{SPS}$		116		dB
电源抑制比	PSRR	直流条件下 $AVDD$ , $V_{\text{CM}} = 0.5AVDD$ , 增益= 1	80	105		dB
		直流条件下 $DVDD$ , $V_{\text{CM}}=0.5AVDD$ , 增益=1	100	115		dB
<b>内部基准电压</b>						
初始精度		$T_A=25^{\circ}\text{C}$		2.048		V
基准漂移		$-45\sim 125^{\circ}\text{C}$		5	30	ppm/ $^{\circ}\text{C}$
		$-45\sim 85^{\circ}\text{C}$		4	10	ppm/ $^{\circ}\text{C}$
		$0\sim 85^{\circ}\text{C}$		3	7	ppm/ $^{\circ}\text{C}$

<b>电压基准输入</b>						
基准输入电流		REFP0=V <sub>ref</sub> , REFN0=AVSS		180		nA
<b>内部振荡器</b>						
内部振荡器精度		常规模式	-2	±1	2	%
<b>激励电流源 (IDAC)</b>						
可设置电流			50, 100, 250, 500, 1000, 1500			μA
合规电压		所有电流设置			AVDD - 0.9	V
精度		所有电流设置, 每个 IDAC	-6	±1	6	%
<b>激励电流源 (IDAC)</b>						
电流匹配		IDAC 之间		±0.3		%
温度漂移		每个 IDAC		150		ppm/°C
温度漂移匹配		IDAC 之间		20		ppm/°C
<b>温度传感器</b>						
转换结果分辨率				14		Bits
温度分辨率				0.03215		°C
精度		T <sub>A</sub> =0°C~+75°C		±0.5		°C
		T <sub>A</sub> =-40°C~+125°C		±1		°C
精度和模拟电压关系				0.1		°C/V
<b>低边电源开关</b>						
导通电阻	RON			3		Ω
流进开关的电流					30	mA
<b>数字输入/输出</b>						
输入高电平	V <sub>IH</sub>		0.7DVDD		DVDD	V
输入低电平	V <sub>IL</sub>		DGND		0.3DVDD	V
输出高电平	V <sub>OH</sub>	I <sub>OH</sub> =3 mA	0.8DVDD			V
输出低电平	V <sub>OL</sub>	I <sub>OL</sub> =3 mA			0.2DVDD	V
输入漏电流, 高电平	I <sub>H</sub>	V <sub>IH</sub> =5.5 V	-10		10	μA
输入漏电流, 低电平	I <sub>L</sub>	V <sub>IL</sub> =DGND	-10		10	μA
<b>电源</b>						
模拟电源电流	I <sub>AVDD</sub>	掉电模式		0.05		μA
		占空比模式 PGA 禁止		135		μA
		占空比模式增益 1-16		160		μA
		占空比模式增益 32		172		μA
		占空比模式增益 64,128		182		μA
		常规模式 PGA 禁止		342		μA
		常规模式增益 1-16		448		μA

		常规模式增益 32		499		μA
		turbo 模式增益 64,128		550		μA
		turbo 模式 PGA 禁止		402		μA
		turbo 模式增益 1-16		613		μA
		turbo 模式增益 32		715		μA
		turbo 模式增益 64,128		817		μA
数字电源电流	IDVDD	掉电模式		1.3		μA
		占空比模式		44		μA
		常规模式		43		μA
		turbo 模式		73		μA
<b>功耗</b>						
功耗	PD	占空比模式 PGA 禁止		0.5907		mW
		常规模式增益 1-16		1.6203		mW
		turbo 模式增益 1-16		2.2638		mW

## 噪声性能

Σ-Δ 模数转换器 (ADC) 基于过采样原理, 对输入信号下进行高频 (调制器频率) 采样, 随后在数字域中进行滤波和抽取, 从而在相应数据输出速率下生成转换结果。调制器频率与数据输出速率的比值称为过采样率 (OSR)。通过增加 OSR 并降低数据输出速率, ADC 的噪声性能得以优化。换言之, 当数据输出速率下降时, 因为内部调制器的更多采样数据被平均来产生一个转换结果, 因此输入端的噪声下降。增大增益同样能够降低输入端的噪声影响, 这在测量小信号时非常有效。

$$ENOB = \ln(\text{满量程范围} / V_{\text{RMS-噪声}}) / \ln(2)$$

$$\text{无噪声位} = \ln(\text{满量程范围} / V_{\text{PP-噪声}}) / \ln(2)$$

$$\text{满量程范围} = 2 * V_{\text{ref}} / \text{增益}$$

根据均方根 (RMS) 噪声得出的 ENOB (根据噪声峰峰值得出的无噪声位)  
 在 AVDD=3.3V, AVSS=0V, 内部基准电压=2.048V

数据速率 (SPS)	增益 (PGA 启用, 常规模式)							
	1	2	4	8	16	32	64	128
20	18.84(16.51)	18.18(16.32)	18.25(15.86)	17.89(16.15)	17.69(15.86)	18.18(16.32)	17.89(15.86)	17.51(15.62)
45	18.25(16.15)	18.06(16.15)	18.18(16.15)	17.6(15.42)	18.06(15.86)	17.47(15.42)	17.56(15.42)	17.6(15.23)
90	17.69(15.62)	17.94(15.86)	17.94(15.86)	18(16)	17.43(15.42)	17.79(15.74)	17.4(15.42)	16.25(14.23)
175	17.79(15.74)	17.64(15.74)	17.51(15.74)	17.43(15.51)	17.4(15.32)	17.18(15.32)	16.69(14.51)	16.2(14.42)
330	17.89(16)	17.4(15)	17.03(15)	17.15(15)	17.51(15.23)	16.71(14.57)	16.12(14)	15.41(13.51)
600	16.58(14.74)	17.03(15.15)	16.84(14.74)	16.84(15.15)	16.6(14.74)	16.51(14.74)	15.79(13.93)	14.89(12.91)
1000	16.49(14.42)	16.27(14)	16.71(15)	16.15(14)	16.64(15)	16.1(14.42)	15.69(13.42)	14.56(12.66)

数据速率 (SPS)	增益 (PGA 启用, Turbo 模式)							
	1	2	4	8	16	32	64	128
40	18(15.74)	17.84(15.86)	18.18(16.15)	18.06(16.15)	18.56(16.51)	18.06(16.32)	17.47(15.42)	17.22(15.42)
90	18.12(16)	17.84(16)	18.18(15.86)	17.64(15.86)	17.94(15.74)	17.09(15.07)	17(15)	16.47(14.62)
180	18.06(16.15)	17.51(15.51)	17.6(15.51)	17.32(15.23)	17.29(15.23)	17.47(15.51)	16.94(14.93)	16.01(14.11)
350	17.43(15.32)	17.32(15.32)	17.43(15.32)	17.56(15.51)	17.06(15.07)	16.94(15.07)	16(13.8)	15.19(13.07)

<b>660</b>	17.22(15.23)	17.18(15.23)	17.36(15.62)	17.29(15)	17.36(15.23)	16.36(14.42)	15.84(13.8)	15.07(12.83)
<b>1200</b>	17.32(15.15)	16.81(14.74)	16.94(15.15)	16.89(14.74)	16.32(14.42)	16.27(14.15)	16.06(14.15)	14.67(12.55)
<b>2000</b>	16.49(14.42)	16.43(15)	16.45(14.42)	16.71(15)	16.18(14.42)	16.04(14)	15.66(13.68)	14.67(12.66)

数据速率 (SPS)	增益(PGA 禁用, 常规模式)		
	1	2	4
<b>20</b>	18.06(16.15)	18.06(15.86)	17.56(15.42)
<b>45</b>	17.89(15.86)	18.25(16.32)	17.64(15.86)
<b>90</b>	17.89(16)	18.18(16.51)	17.84(15.51)
<b>175</b>	18.47(16.51)	17.89(15.86)	17.74(15.51)
<b>330</b>	17.6(15.62)	17.43(15.62)	17.22(15.23)
<b>600</b>	17.03(14.74)	17(15.15)	17.29(15.15)
<b>1000</b>	16.42(14.42)	16.54(15)	17.18(15)

数据速率 (SPS)	增益(PGA 禁用, Turbo 模式)		
	1	2	4
<b>40</b>	17.69(15.62)	17.89(15.62)	18.25(16.32)
<b>90</b>	18.32(16.32)	17.94(15.86)	17.94(15.74)
<b>180</b>	18.25(16.15)	17.4(15.51)	17.74(15.74)
<b>350</b>	17.6(15.51)	17.94(15.74)	17.84(15.86)
<b>660</b>	17.47(15.62)	17.32(15.62)	17.29(15.23)
<b>1200</b>	16.74(14.74)	17.32(15.74)	17.18(15.74)
<b>2000</b>	16.64(14.42)	16.67(15)	17(16)

根据均方根 (RMS) 噪声得出的 ENOB (根据噪声峰峰值得出的无噪声位)  
 在AVDD=3.3V, AVSS=0V, 外部基准电压=2.048V

数据速率 (SPS)	增益(PGA 启用, 常规模式)							
	1	2	4	8	16	32	64	128
<b>20</b>	20.06(18.32)	19.47(17.32)	19.06(17.32)	19.18(17.32)	19.47(17.32)	19.06(17)	18.64(16.32)	17.79(15.62)
<b>45</b>	19.84(17.74)	19.64(17.74)	19.06(17)	18.4(16.74)	19.32(17)	18.84(16.74)	18.32(16.32)	17.47(15.42)
<b>90</b>	19.64(17.32)	19.18(17.32)	18.32(17)	18.56(16.51)	18.56(16.15)	18.12(16.15)	17.32(15.07)	16.49(14.42)
<b>175</b>	18.94(17)	18.84(17)	18.64(17)	18.94(17)	18.18(16.15)	17.79(15.86)	17.03(15.15)	15.97(14.11)
<b>330</b>	18.74(17.74)	18.4(16.51)	18.12(16)	17.89(16)	17.64(15.62)	17.06(15)	16.34(14.11)	15.5(13.42)
<b>600</b>	18.12(15.74)	17.94(16.74)	17.74(16.74)	17.15(15.15)	17.22(15.15)	16.64(14.42)	16.58(14.42)	15.07(13.13)
<b>1000</b>	17.06(16)	17.03(16)	17.51(15)	16.84(15)	16.79(15)	16.6(14.42)	15.49(13.42)	14.79(12.66)

数据速率 (SPS)	增益(PGA 启用, Turbo 模式)							
	1	2	4	8	16	32	64	128
<b>40</b>	19.47(17.32)	19.84(17.74)	19.32(17.32)	19.06(17.32)	18.64(16.74)	19.32(17.32)	18.4(16.32)	17.6(15.32)
<b>90</b>	19.64(17.74)	19.47(17.32)	19.32(17.74)	19.06(17)	18.4(16.32)	18.18(15.86)	17.6(15.62)	16.49(14.51)
<b>180</b>	19.47(17)	19.47(17.32)	18.94(16.74)	18.94(17)	18.56(16.51)	17.94(15.74)	17(14.8)	15.99(13.9)
<b>350</b>	19.06(17.74)	19.06(17)	18.94(17.74)	18.06(16.15)	18.06(15.86)	17.29(15.15)	16.43(14.51)	15.52(13.65)
<b>660</b>	18.47(16.51)	18.4(16)	18.32(16)	18.06(16)	17.89(15.62)	16.92(15)	16.03(14)	15.03(13.13)
<b>1200</b>	17.79(16.74)	17.74(16.74)	17.64(15.74)	17.22(15.15)	17.03(15.15)	16.49(14.42)	15.59(13.39)	14.66(12.64)
<b>2000</b>	18.06(16)	17(16)	17(15)	16.86(15)	17.09(15)	16.22(14)	15.51(13.68)	14.63(12.66)



数据速率 (SPS)	增益(PGA 禁用,常规模式.)		
	1	2	4
20	19.84(18.32)	20.06(17.74)	19.64(17.32)
45	19.64(17.32)	19.32(17.32)	20.06(17.74)
90	19.18(17)	19.06(17.32)	19.18(17)
175	19.32(17.74)	18.64(16.51)	19.18(17)
330	18.18(16)	18.25(16.51)	18.12(16.51)
600	17.64(15.74)	17.79(15.74)	17.79(16.74)
1000	17.69(15)	17.79(16)	18.47(16)

数据速率 (SPS)	增益(PGA 禁用, Turbo 模式)		
	1	2	4
40	20.06(17.74)	19.47(17.32)	19.64(17.74)
90	19.32(17.32)	19.64(17.32)	19.32(17)
180	19.47(17.32)	19.47(17.74)	19.64(17.74)
350	19.06(17)	18.94(17)	18.84(17)
660	18.25(16.51)	18.4(16.51)	18.4(16.51)
1200	17.74(15.74)	18(15.74)	17.74(16.74)
2000	17.43(16)	17.03(15)	17.6(16)


## SPI时序要求

在工作环境温度范围内 DVDD = 2.3 V 至 5.5 V (除非另有说明)

		MIN	MAX	UNIT
$t_{d(CSSC)}$	延迟时间, $\overline{CS}$ 下降沿至第一个 SCLK 上升沿 <sup>(1)</sup>	50		ns
$t_{d(SCCS)}$	延迟时间, 最终 SCLK 下降沿至 $\overline{CS}$ 上升沿	25		ns
$t_{w(CSH)}$	脉冲持续时间, $\overline{CS}$ 为高电平	50		ns
$t_{c(SC)}$	SCLK 周期	150		ns
$t_{w(SCH)}$	脉冲持续时间, SCLK 为高电平	60		ns
$t_{w(SCL)}$	脉冲持续时间, SCLK 为低电平	60		ns
$t_{su(DI)}$	建立时间, DIN 在 SCLK 下降沿前有效	50		ns
$t_{h(DI)}$	保持时间, DIN 在 SCLK 下降沿后有效	25		ns
SPI 超时 <sup>(2)</sup>	常规模式, 占空比模式		13955	$t_{(MOD)}$
	Turbo 模式		27910	$t_{(MOD)}$

注: (1) 当不与其他任何器件共享总线时,  $\overline{CS}$ 可以直接接地以长期有效。

(2)  $t_{(MOD)} = 1 / f_{(MOD)}$ 。使用内部振荡器或 4.096MHz 外部时钟时, 调制器频率  $f_{(MOD)} = 256kHz$  (常规模式, 占空比模式) 和 512kHz (Turbo 模式)。


**串行接口时序要求**


注：图中所示为单字节通信。实际通信可能涉及多个字节。

**SPI 开关特性**

在工作环境温度范围内，DVDD = 2.3V 至 5.5V（除非另外注明）

参数	测试条件	最小	最大	单位
$t_{p(CSDO)}$	传输延迟时间， $\overline{CS}$ 下降沿至 DOUT 驱动		50	ns
$t_{p(SCDO)}$	传输延迟时间，SCLK 上升沿至新的有效 DOUT	0	25	ns
$t_{p(CSDOZ)}$	传输延迟时间， $\overline{CS}$ 上升沿至 DOUT 高阻抗		50	ns



注：图中所示为单字节通信。实际通信可能涉及多个字节。

**配置寄存器**

该器件配有 4 个 8 位配置寄存器，这些寄存器可通过串行接口并使用 RREG 和 WREG 命令进行访问。配置寄存器可以控制器件的工作方式，并且随时可以进行切换，而不会导致数据损坏。上电或复位后，所有寄存器均设置为默认值（均为 0）。在掉电模式期间，所有寄存器均保持其各自的值。下表显示了配置寄存器的寄存器映射。

**配置寄存器映射**

寄存器(Hex)	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
00h	MUX[3:0]			GAIN[2:0]			PGA_BYPASS	
01h	DR[2:0]		MODE[1:0]		CM	TS	BCS	
02h	VREF[1:0]		50/60[1:0]		PSW	IDAC[2:0]		
03h	I1MUX[2:0]			I2MUX[2:0]			DRDYM	0

**配置寄存器 0(偏移=00h) [复位值=00h]**

BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
MUX[3:0]				GAIN[2:0]			PGA_BYPASS
R/W-0h				R/W-0h			R/W-0h

R/W=读取/写入; -n=复位值

**配置寄存器 0 字段说明**

位	字段	类型	复位值	说明
7:4	MUX[3:0]	R/W	0h	<b>输入通道配置</b> 当设置某个 AIN <sub>N</sub> 为 AVSS 时,PGA 只能选择禁止 (PGA_BYPASS = 1) 或者增益为 1,2,4 三种情况 0000: AIN <sub>P</sub> = AIN0, AIN <sub>N</sub> = AIN1 (默认) 0001: AIN <sub>P</sub> = AIN0, AIN <sub>N</sub> = AIN2 0010: AIN <sub>P</sub> = AIN0, AIN <sub>N</sub> = AIN3 0011: AIN <sub>P</sub> = AIN1, AIN <sub>N</sub> = AIN2 0100: AIN <sub>P</sub> = AIN1, AIN <sub>N</sub> = AIN3 0101: AIN <sub>P</sub> = AIN2, AIN <sub>N</sub> = AIN3 0110: AIN <sub>P</sub> = AIN1, AIN <sub>N</sub> = AIN0 0111: AIN <sub>P</sub> = AIN3, AIN <sub>N</sub> = AIN2 1000: AIN <sub>P</sub> = AIN0, AIN <sub>N</sub> = AVSS 1001: AIN <sub>P</sub> = AIN1, AIN <sub>N</sub> = AVSS 1010: AIN <sub>P</sub> = AIN2, AIN <sub>N</sub> = AVSS 1011: AIN <sub>P</sub> = AIN3, AIN <sub>N</sub> = AVSS 1100: 保留 1101: (AVDD - AVSS) / 4 监视(旁路 PGA) 1110: AIN <sub>P</sub> 和 AIN <sub>N</sub> 短接至(AVDD+AVSS)/ 2 1111: 保留
3:1	GAIN[2:0]	R/W	0h	<b>增益设置</b> 这些位用于配置器件增益。 在不开启 PGA 的情况下,可使用增益 1、2 和 4,芯片通过开关电容结构来获得增益。 000: 增益= 1 (默认) 001: 增益= 2 010: 增益= 4 011: 增益= 8 100: 增益= 16 101: 增益= 32 110: 增益= 64 111: 增益= 128
0	PGA_BYPASS	R/W	0h	<b>PGA 设置</b> 禁用 PGA 可降低总功耗,并允许共模电压范围 (VCM) 从 AVSS - 0.1 V 到 AVDD + 0.1 V。

				仅增益为 1,2,4 时候, PGA 可以关闭 当增益为 8 至 128 时, PGA 会自动打开 0: PGA 已启用(默认) 1: PGA 已禁用和旁路
--	--	--	--	---

R/W = 读取/写入; -n = 复位值

**配置寄存器 1(偏移=01h) [复位值=00h]**

BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
DR[2:0]			MODE[2:0]		CM	TS	BCS
R/W-0h			R/W-0h		R/W-0h	R/W-0h	R/W-0h

R/W = 读取/写入; -n = 复位值

**配置寄存器 1 字段说明**

位	字段	类型	复位值	说明
7:5	DR[2:0]	R/W	0h	<b>数据速率</b> 这些位根据所选的工作模式设置数据速率。下表列出了常规模式、占空比模式和 Turbo 模式的位配置。
4:3	MODE[1:0]	R/W	0h	<b>工作模式</b> 00: 常规模式 (中速 256kHz 调制器时钟)(默认) 01: 占空比模式 (低速内部占空比 1:4) 10: Turbo 模式 (高速 512kHz 调制器时钟) 11: 保留
2	CM	R/W	0h	<b>转换模式</b> 0: 单次模式(默认) 1: 连续模式
1	TS	R/W	0h	<b>温度传感器模式</b> 0: 禁用(默认) 1: 启用
0	BCS	R/W	0h	<b>电流源熔丝位</b> 此位用于控制 10μA 电流源熔丝。 电流源熔丝可用于检测传感器故障(例如, 传感器断路和短路)。 0: 电流源关断(默认) 1: 电流源接通

**DR 位设置<sup>(1)</sup>**

常规模式	占空比模式	TURBO 模式
000=20SPS	000=5SPS	000=40SPS
001=45SPS	001=11.25SPS	001=90SPS
010=90SPS	010=22.5SPS	010=180SPS
011=175SPS	011=44SPS	011=350SPS

100=330SPS	100=82.5SPS	100=660SPS
101=600SPS	101=150SPS	101=1200SPS
110=1000SPS	110=250SPS	110=2000SPS
111=Reserved	111=Reserved	111=Reserved

注(1): 提供的数据速率使用内部振荡器或 4.096MHz 外部时钟进行计算。如果使用的是频率不为 4.096MHz 的外部时钟, 则数据速率会按外部时钟频率成比例缩放。

**配置寄存器 2(偏移=02h) [复位值=00h]**

BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
VREF[1:0]		50/60[1:0]		PSW	IDAC[2:0]		
R/W-0h		R/W-0h		R/W-0h	R/W-0h		

R/W=读取/写入; -n=复位值

**配置寄存器 2 字段说明**

位	字段	类型	复位值	说明
7:6	VREF[1:0]	R/W	0h	<b>基准源选择</b> 这些位用于选择转换所使用的基准电压源。 00: 内部基准 2.048V(默认) 01: REFP0 和 REFN0 输入的外部基准电压 10: 使用 AIN0/REFP1 和 AIN3/REFN1 输入选择的外部基准电压 11: 用于基准的模拟电源 (AVDD-AVSS)
5:4	50/60[1:0]	R/W	0h	<b>FIR 滤波器设置</b> 常规模式下, 这些位仅与 20SPS 设置结合使用; 占空比模式下, 这些位仅与 5SPS 设置结合使用。 对于所有其他数据速率, 这些位均设置为 00。 00: 无 50Hz 或 60Hz 抑制 (默认) 01: 同时抑制 50Hz 和 60Hz 10: 只抑制 50Hz 11: 只抑制 60Hz
3	PSW	R/W	0h	<b>低侧电源开关配置</b> 用于配置 AIN3/REFN1 和 AVSS 之间连接的低侧开关的行为。 0: 开关始终处于断开状态 (默认设置) 1: 开关会在发送 START/SYNC 命令时自动闭合, 并在发出 POWERDOWN 命令时自动断开。
2:0	IDAC[2:0]	R/W	0h	<b>激励源设置</b> 用于设置 IDAC1 和 IDAC2 000: 关断 (默认) 001: 保留 010: 50 $\mu$ A 011: 100 $\mu$ A

				100: 250 $\mu$ A 101: 500 $\mu$ A 110: 1000 $\mu$ A 111: 1500 $\mu$ A
--	--	--	--	--

**配置寄存器 3(偏移=03h) [复位值=00h]**


BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
I1MUX[2:0]			I2MUX[2:0]			DRDYM	0
R/W-0h			R/W-0h			R/W-0h	R/W-0h

R/W=读取/写入; -n=复位值

**配置寄存器 3 字段说明**

位	字段	类型	复位值	说明
7:5	I1MUX[2:0]	R/W	0h	<b>IDAC1 连接设置</b> 用于设置 IDAC1 连接到的通道。 000: IDAC1 已禁用 (默认) 001: IDAC1 已连接至 AIN0/REFP1 010: IDAC1 已连接至 AIN1 011: IDAC1 已连接至 AIN2 100: IDAC1 已连接至 AIN3/REFN1 101: IDAC1 已连接至 REFPO 110: IDAC1 已连接至 REFNO 111: 保留
4:2	I2MUX[2:0]	R/W	0h	<b>IDAC2 连接设置</b> 用于设置 IDAC2 连接到的通道。 000: IDAC2 已禁用 (默认) 001: IDAC2 已连接至 AIN0/REFP1 010: IDAC2 已连接至 AIN1 011: IDAC2 已连接至 AIN2 100: IDAC2 已连接至 AIN3/REFN1 101: IDAC2 已连接至 REFPO 110: IDAC2 已连接至 REFNO 111: 保留
1	DRDYM	R/W	0h	<b>DRDY模式设置</b> 0: 仅使用 $\overline{\text{DRDY}}$ 管脚 指示数据准备好(默认) 1: Dout 和 $\overline{\text{DRDY}}$ 都用于指示数据准备好
0	Reserved	R/W	0h	<b>保留</b> 始终写为 0

封装尺寸 (TSSOP16)



## 特别说明

本规格说明书最终解释权归本公司所有。

## 版本变更说明

---

版本：V1.0

作者：杨阳

时间：2023.8.29

修改记录：

1. 初版

---

版本：V1.01

作者：杨阳

时间：2024.1.16

修改记录：

1. 修改 $\Sigma\Delta$ 相关描述
- 

## 声明

使用规格书中所出现的信息在出版当时是正确的，矽朋微电子留说明书的更改权和解释权，并拥有不事先通知而修改产品的权利。使用者可以在确认前应从我司官网或者其它有效渠道获取最新版本资料，并验证相关信息是否完整和最新。

用任何半导体产品在特定条件下都有一定的失效或发生故障的可能，买方有责任在使用产品进行系统设计和整机制造时遵守安全标准并采取安全措施。产品不授权使用于救生、维生产品或系统中做为关键部件，以避免潜在失败风险可能造成人身伤害或财产损失情况的发生！