

TLC08x-Q1 宽带宽高输出驱动单电源运算放大器

1 特性

- 宽带宽：10MHz
- 高输出驱动
 - I_{OH} : $-1.5V V_{DD}$ 时为 57mA
 - I_{OL} : 0.5V 时为 55mA
- 高压摆率
 - $SR+$: 16V/ μ s
 - $SR-$: 19V/ μ s
- 宽电源电压范围：4.5V 至 16V
- 电源电流：每通道 1.9mA
- 低输入噪声电压：8.5nV/ \sqrt{Hz}
- 输入失调电压：60 μ V
- 适用于 TLC082-Q1 的超小型 8 引脚 MSOP-PowerPAD 封装

2 应用

- 汽车
- 盲点检测
- 引擎控制单元
- 电动后视镜
- HVAC
- 转向
- 碰撞警告
- 远程信息处理
- 仪表组
- 音响
- 工业
- 仪表

3 说明

TLC08x-Q1 是首款以应用 TI BiCMOS 技术为亮点的通用运算放大器。BiMOS 系列的原理非常简单：那就是为准备从双电源过渡到单电流系统同时需要更高交流和直流性能的 BiFET 用户提供一条升级途径。凭借在整个汽车工作温度范围内 ($-40^{\circ}C$ 至 $125^{\circ}C$)，在 4.5V 至 16V 额定电压下所提供的出色性能，BiMOS 适合各种音频、汽车、工业和仪表应用。

BiMOS 放大器采用 TI 获得专利的 LBC3 BiCMOS 工艺进行开发，它将极高的输入阻抗、低噪声 CMOS 前端与高驱动双极输出级相结合，因而在两方面都实现了最佳性能特性。与 TL08x-Q1 BiFET 早期产品相比，其交流性能得以提升，具有 10MHz 的带宽和 8.5nV/ \sqrt{Hz} 的电压噪声。这些特性使得 TLC08x-Q1 器件非常适合应用于 ADAS（例如短距离雷达）和汽车车身。TLC082-Q1 还适用于信息娱乐和仪表组，可用作汽车音频应用中的前置放大器。


直流性能提升包括 V_{ICR} 得到保证，包括接地、输入失调电压降低 4 倍至 1.5mV（最大值），以及电源抑制增大了 40dB 达到 130dB。还有一项出色的特性，即利用超小尺寸的 MSOP PowerPAD™ 封装能够轻松驱动 $\pm 50mA$ 的负载，从而使 TLC08x-Q1 成为理想的高性能通用运算放大器系列。

器件信息⁽¹⁾

器件编号	封装	封装尺寸 (标称值)
TLC082-Q1	MSOP-PowerPAD (8)	3.00mm x 3.00mm
TLC084-Q1	HTSSOP (20)	6.50mm x 4.40mm

(1) 如需了解所有可用封装，请参阅产品说明书末尾的可订购产品附录。

Operational Amplifier



目录

1	特性	1	8.3	特性描述	15
2	应用	1	8.4	器件功能模式	15
3	说明	1	8.5	编程	15
4	修订历史记录	2	9	应用和实现	17
5	引脚配置和功能	3	9.1	应用信息	17
6	规格	4	9.2	典型应用	17
6.1	绝对最大额定值	4	10	电源建议	22
6.2	ESD 额定值	4	11	布局	22
6.3	建议运行条件	4	11.1	布局指南	22
6.4	热性能信息	4	11.2	布局示例	24
6.5	电气特性: $V_{DD} = 5V$	5	12	器件和文档支持	25
6.6	电气特性: $V_{DD} = 12V$	6	12.1	文档支持	25
6.7	工作特性: $V_{DD} = 5V$	7	12.2	相关链接	25
6.8	工作特性: $V_{DD} = 12V$	7	12.3	接收文档更新通知	25
6.9	典型特性	8	12.4	社区资源	25
7	参数测量信息	14	12.5	商标	25
8	详细 说明	15	12.6	静电放电警告	25
8.1	概要	15	12.7	术语表	25
8.2	功能框图	15	13	机械、封装和可订购信息	25

4 修订历史记录



注：之前版本的页码可能与当前版本有所不同。

Changes from Revision D (August 2016) to Revision E	Page
• 已更改 在增益裕量与负载电容间的关系 图中将 y 轴标签从相位裕度更改为增益裕量	11

Changes from Revision C (January 2016) to Revision D	Page
• 已删除 删除了最大功率损耗与自然通风温度间的关系 图表	23
• 已添加 接收文档更新通知 部分	25

Changes from Revision B (May 2011) to Revision C	Page
• 已删除 从“特性”中删除了超低功耗关断模式项目符号	1
• 已添加 添加了引脚配置和功能 部分、ESD 额定值表、特性描述 部分、器件功能模式、应用和实施 部分、电源相关建议 部分、布局 部分、器件和文档支持 部分以及机械、封装和可订购信息 部分	1
• 已删除 删除了引脚配置和功能 中的典型引脚指示图片	3
• 已删除 VIH 和 VIL 行	4
• 已删除 从典型特性 中删除了关断正向和反向隔离与频率间的关系图（以前的图 38 和 39）	14

5 引脚配置和功能



NC - No internal connection

引脚功能

名称	引脚		I/O	说明
	编号			
	TLC082-Q1	TLC084-Q1		
1IN+	3	3	I	同相输入, 通道 1
1IN-	2	2	I	反相输入, 通道 1
1OUT	1	1	O	输出, 通道 1
2IN+	5	5	I	同相输入, 通道 2
2IN-	6	6	I	反相输入, 通道 2
2OUT	7	7	O	输出, 通道 2
3IN+	—	16	I	同相输入, 通道 3
3IN-	—	15	I	反相输入, 通道 3
3OUT	—	14	O	输出, 通道 3
4IN+	—	18	I	同相输入, 通道 4
4IN-	—	19	I	反相输入, 通道 4
4OUT	—	20	O	输出, 通道 4
GND	4	17	—	负电源 (最低)
NC	—	8 至 13	—	无连接
VDD	8	4	I	正电源 (最高)

6 规格

6.1 绝对最大额定值

在自然通风温度范围内测得（除非另有说明）⁽¹⁾

		最小值	最大值	单位
V _{DD}	电源电压 ⁽²⁾	-0.3	17	V
V _{ID}	差分输入电压		±V _{DD}	V
	持续总功率耗散	请参阅 热性能信息		
T _J	工作结温	-40	125	°C
T _A	工作环境温度	-40	125	°C
T _{J(max)}	最大结温		150	°C
T _{stg}	贮存温度	-65	150	°C

- (1) 应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。这些列出的值仅仅是极端条件下的应力额定值，并不表示器件在这些条件下以及在 [建议运行条件](#) 以外的任何其他条件下能够正常运行。在绝对最大额定值条件下长时间运行可能会影响器件可靠性。
- (2) 除差分电压外的所有电压值都是相对于 GND 而言的。

6.2 ESD 额定值

			值	单位	
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 ⁽¹⁾	±2000	V	
		充电器件模型 (CDM), 符合 AEC Q100-011	所有引脚		±500
			转角引脚 (1、4、5 和 8)		±750

- (1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

			最小值	最大值	单位
V _{DD}	电源电压	单电源	4.5	16	V
		双电源	±2.25	±8	
删除了 建议运 行条件 中的 V _{ICR}	共模输入电压		GND	V _{DD} - 2	V
T _J	工作结温		-40	125	°C

6.4 热性能信息

热指标 ⁽¹⁾	TLC082-Q1		TLC084-Q1		单位
	DGN (MSOP-PowerPAD)		PWP (HTSSOP)		
	8 引脚		20 引脚		
R _{θJA}	结至环境热阻	58.1	40		°C/W
R _{θJC(top)}	结至外壳（顶部）热阻	55.2	46.7		°C/W
R _{θJB}	结至电路板热阻	35.3	22.9		°C/W
ψ _{JT}	结至顶部特征参数	2.1	1		°C/W
ψ _{JB}	结至电路板特征参数	35.9	26.7		°C/W
R _{θJC(bot)}	结至外壳（底部）热阻	6.9	2.6		°C/W

- (1) 有关传统和新热指标的更多信息，请参阅应用报告 [《半导体和 IC 封装热指标》](#)。

6.5 电气特性: $V_{DD} = 5V$
 $V_{DD} = 5V$ (除非另有说明)

参数		测试条件	$T_J^{(1)}$	最小值	典型值	最大值	单位
V_{IO}	输入失调电压	$V_{DD} = 5V, V_{IC} = 2.5V, V_O = 2.5V, R_S = 50\Omega$	25°C		390	1900	μV
			完整范围			3300	
α_{VIO}	输入失调电压的温度系数	$V_{DD} = 5V, V_{IC} = 2.5V, V_O = 2.5V, R_S = 50\Omega$			1.2		$\mu V/^\circ C$
I_{IO}	输入失调电流	$V_{DD} = 5V, V_{IC} = 2.5V, V_O = 2.5V, R_S = 50\Omega$	25°C		1.9	50	μA
			完整范围			700	
I_{IB}	输入偏置电流	$V_{DD} = 5V, V_{IC} = 2.5V, V_O = 2.5V, R_S = 50\Omega$	25°C		3	50	μA
			完整范围			700	
V_{ICR}	共模输入电压	$R_S = 50\Omega$	25°C	0 至 3	0 至 3.5		V
			完整范围	0 至 3	0 至 3.5		
V_{OH}	高电平输出电压	$V_{IC} = 2.5V$	25°C	$I_{OH} = -1mA$	4.1	4.3	V
				完整范围	3.9		
			25°C	$I_{OH} = -20mA$	3.7	4	
				完整范围	3.5		
			25°C	$I_{OH} = -35mA$	3.4	3.8	
完整范围	3.2						
V_{OL}	低电平输出电压	$V_{IC} = 2.5V$	25°C	$I_{OL} = 1mA$	0.18	0.25	V
				完整范围		0.35	
			25°C	$I_{OL} = 20mA$	0.35	0.39	
				完整范围		0.45	
			25°C	$I_{OL} = 35mA$	0.43	0.55	
完整范围		0.7					
I_{OS}	短路输出电流	拉电流	25°C		100		mA
			完整范围			100	
I_O	输出电流	$V_{OH} = 1.5V$ (相对于正电源轨)	25°C		57		mA
		$V_{OL} = 0.5V$ (相对于负电源轨)			55		
A_{VD}	大信号差分电压放大	$V_{O(PP)} = 3V, R_L = 10k\Omega$	25°C	100	120		dB
			完整范围	100			
$r_{j(d)}$	差分输入电阻		25°C		1000		G Ω
C_{IC}	共模输入电容	$f = 10kHz$	25°C		22.9		pF
Z_O	闭环输出阻抗	$f = 10kHz, A_V = 10$	25°C		0.25		Ω
CMRR	共模抑制比	$V_{IC} = 0$ 至 $3V, R_S = 50\Omega$	25°C	70 岁	110		dB
			完整范围	70 岁			
k_{SVR}	电源电压抑制比 ($\Delta V_{DD}/\Delta V_{IO}$)	$V_{DD} = 4.5V$ 至 $16V, V_{IC} = V_{DD}/2$, 空载	25°C	80	100		dB
			完整范围	80			
I_{DD}	电源电流 (每个通道)	$V_O = 2.5V$, 空载	25°C		1.8	2.5	mA
			完整范围			3.5	

 (1) 完整范围为 $-40^\circ C$ 至 $125^\circ C$ 。

6.6 电气特性: $V_{DD} = 12V$
 $V_{DD} = 12V$ (除非另有说明)

参数		测试条件	T_J (1)	最小值	典型值	最大值	单位	
V_{IO}	输入失调电压	$V_{DD} = 12V, V_{IC} = 6V, V_O = 6V, R_S = 50\Omega$	25°C		390	1900	μV	
			完整范围			3300		
α_{VIO}	输入失调电压的温度系数	$V_{DD} = 12V, V_{IC} = 6V, V_O = 6V, R_S = 50\Omega$			1.2		$\mu V/^\circ C$	
I_{IO}	输入失调电流	$V_{DD} = 12V, V_{IC} = 6V, V_O = 6V, R_S = 50\Omega$	25°C		1.5	50	μA	
			完整范围			700		
I_{IB}	输入偏置电流	$V_{DD} = 12V, V_{IC} = 6V, V_O = 6V, R_S = 50\Omega$	25°C		3	50	μA	
			完整范围			700		
V_{ICR}	共模输入电压	$R_S = 50\Omega$	25°C	0 至 10	0 至 10.5		V	
			完整范围	0 至 10	0 至 10.5			
V_{OH}	高电平输出电压	$V_{IC} = 6V$	25°C	$I_{OH} = -1mA$	11.1	11.2	V	
				完整范围		11		
			25°C	$I_{OH} = -20mA$	10.8	11		
					完整范围			
			25°C	$I_{OH} = -35mA$	10.6	10.7		
完整范围		10.3						
25°C	$I_{OH} = -50mA$	10.3	10.5					
完整范围		10.1						
V_{OL}	低电平输出电压	$V_{IC} = 6V$	25°C	$I_{OL} = 1mA$	0.17	0.25	V	
					完整范围			
			25°C	$I_{OL} = 20mA$	0.35	0.45		
					完整范围			
			25°C	$I_{OL} = 35mA$	0.4	0.52		
完整范围					0.6			
25°C	$I_{OL} = 50mA$	0.45	0.6					
完整范围				0.7				
I_{OS}	短路输出电流	拉电流	25°C		150		mA	
		灌电流				150		
I_O	输出电流	$V_{OH} = 1.5V$ (相对于正电源轨)	25°C		57		mA	
		$V_{OL} = 0.5V$ (相对于负电源轨)				55		
A_{VD}	大信号差分电压放大	$V_{O(PP)} = 8V, R_L = 10k\Omega$	25°C	110	130		dB	
			完整范围		110			
$r_{j(d)}$	差分输入电阻		25°C		1000		G Ω	
C_{IC}	共模输入电容	$f = 10kHz$	25°C		21.6		pF	
Z_O	闭环输出阻抗	$f = 10kHz, A_V = 10$	25°C		0.25		Ω	
CMRR	共模抑制比	$V_{IC} = 0$ 至 10V, $R_S = 50\Omega$	25°C	80	110		dB	
			完整范围		80			
k_{SVR}	电源电压抑制比 ($\Delta V_{DD}/\Delta V_{IO}$)	$V_{DD} = 4.5V$ 至 16V, $V_{IC} = V_{DD}/2$, 空载	25°C	80	100		dB	
			完整范围		80			
I_{DD}	电源电流 (每个通道)	$V_O = 7.5V$, 空载	25°C		1.9	2.9	mA	
			完整范围			3.5		

 (1) 完整范围为 $-40^\circ C$ 至 $125^\circ C$ 。

6.7 工作特性: $V_{DD} = 5V$

 $V_{DD} = 5V$ (除非另有说明)

参数	测试条件	$T_J^{(1)}$	最小值	典型值	最大值	单位
SR+	单位增益下的正压摆率 $V_{O(PP)} = 0.8V, C_L = 50pF, R_L = 10k\Omega$	25°C	10	16		V/ μs
		完整范围	9			
SR-	单位增益下的负压摆率 $V_{O(PP)} = 0.8V, C_L = 50pF, R_L = 10k\Omega$	25°C	11	19		V/ μs
		完整范围	8.5			
V_n	等效输入噪声电压 $f = 100Hz$ $f = 1kHz$	25°C		12		nV/ \sqrt{Hz}
				8.5		
I_n	等效输入噪声电流 $f = 1kHz$	25°C		0.6		fA/ \sqrt{Hz}
THD+N	总谐波失真 + 噪声 $V_{O(PP)} = 3V, R_L = 10k\Omega$ 和 $250\Omega, f = 1kHz$	25°C	$A_V = 1$	0.002%		—
			$A_V = 10$	0.012%		
			$A_V = 100$	0.085%		
	增益带宽积 $f = 10kHz, R_L = 10k\Omega$	25°C		10		MHz
t_s	建立时间 $V_{(STEP)PP} = 1V, A_V = -1,$ $C_L = 10pF, R_L = 10k\Omega$	25°C	0.1%	0.18		μs
			0.01%	0.39		
	$V_{(STEP)PP} = 1V, A_V = -1,$ $C_L = 47pF, R_L = 10k\Omega$		0.1%	0.18		
	0.01%		0.39			
ϕ_m	相位裕度 $R_L = 10k\Omega$	25°C	$C_L = 50pF$	32		°
			$C_L = 0pF$	40		
	增益裕量 $R_L = 10k\Omega$	25°C	$C_L = 50pF$	2.2		dB
			$C_L = 0pF$	3.3		

 (1) 完整范围为 $-40^\circ C$ 至 $125^\circ C$ 。

6.8 工作特性: $V_{DD} = 12V$

 $V_{DD} = 12V$ (除非另有说明)



参数	测试条件	$T_J^{(1)}$	最小值	典型值	最大值	单位
SR+	单位增益下的正压摆率 $V_{O(PP)} = 2V, C_L = 50pF, R_L = 10k\Omega$	25°C	10	16		V/ μs
		完整范围	9.5			
SR-	单位增益下的负压摆率 $V_{O(PP)} = 2V, C_L = 50pF, R_L = 10k\Omega$	25°C	12.5	19		V/ μs
		完整范围	10			
V_n	等效输入噪声电压 $f = 100Hz$ $f = 1kHz$	25°C		14		nV/ \sqrt{Hz}
				8.5		
I_n	等效输入噪声电流 $f = 1kHz$	25°C		0.6		fA/ \sqrt{Hz}
THD+N	总谐波失真 + 噪声 $V_{O(PP)} = 8V, R_L = 10k\Omega$ 和 $250\Omega, f = 1kHz$	25°C	$A_V = 1$	0.002%		—
			$A_V = 10$	0.005%		
			$A_V = 100$	0.022%		
	增益带宽积 $f = 10kHz, R_L = 10k\Omega$	25°C		10		MHz
t_s	建立时间 $V_{(STEP)PP} = 1V, A_V = -1,$ $C_L = 10pF, R_L = 10k\Omega$	25°C	0.1%	0.17		μs
			0.01%	0.22		
	$V_{(STEP)PP} = 1V, A_V = -1,$ $C_L = 47pF, R_L = 10k\Omega$		0.1%	0.17		
	0.01%		0.29			
ϕ_m	相位裕度 $R_L = 10k\Omega$	25°C	$C_L = 50pF$	37		度
			$C_L = 0pF$	42		
	增益裕量 $R_L = 10k\Omega$	25°C	$C_L = 50pF$	3.1		dB
			$C_L = 0pF$	4		

 (1) 完整范围为 $-40^\circ C$ 至 $125^\circ C$ 。

6.9 典型特性

表 1. 图形表

图形名称		图编号
V_{IO}	输入失调电压	与共模输入电压的关系 图 1, 图 2
I_{IO}	输入失调电流	与自然通风温度间的关系 图 3
I_{IB}	输入偏置电流	与自然通风温度间的关系 图 4
V_{OH}	高电平输出电压	与高电平输出电流间的关系 图 5、图 7
V_{OL}	低电平输出电压	与低电平输出电流间的关系 图 6, 图 8
Z_O	输出阻抗	与频率间的关系 图 9
I_{DD}	电源电流	与电源电压间的关系 图 10
PSRR	电源抑制比	与频率间的关系 图 11
CMRR	共模抑制比	与频率间的关系 图 12
V_n	等效输入噪声电压	与频率间的关系 图 13
$V_{O(PP)}$	峰间输出电压	与频率间的关系 图 14、图 15
	串扰	与频率间的关系 图 16
	差分电压增益和相位	与频率间的关系 图 17、图 18
ϕ_m	相位裕度	与负载电容间的关系 图 19、图 20
	增益裕量	与负载电容间的关系 图 21、图 22
	增益带宽积	与电源电压间的关系 图 23
SR	压摆率	与电源电压间的关系 图 24
		与自然通风温度间的关系 图 25、图 26
THD+N	总谐波失真 + 噪声	与频率间的关系 图 27、图 28
		与峰间输出电压间的关系 图 29、图 30
	大信号跟随器脉冲响应	图 31、图 32
	小信号跟随器脉冲响应	图 33
	大信号反相脉冲响应	图 34、图 34
	小信号反相脉冲响应	图 36






图 3. 输入偏置电流和输入失调电流与自然通风温度间的关系




图 4. 输入偏置电流和输入失调电流与自然通风温度间的关系




图 5. 高电平输出电压与高电平输出电流间的关系




图 6. 低电平输出电压与低电平输出电流间的关系




图 7. 高电平输出电压与高电平输出电流间的关系




图 8. 低电平输出电压与低电平输出电流间的关系




图 9. 输出阻抗与频率间的关系




图 10. 电源电流与电源电压间的关系




图 11. 电源抑制比与频率间的关系




图 12. 共模抑制比与频率间的关系




图 13. 等效输入噪声电压与频率间的关系




图 14. 峰间输出电压与频率间的关系




图 15. 峰间输出电压与频率间的关系




图 16. 串扰与频率间的关系




图 17. 差分电压增益和相位与频率间的关系




图 18. 差分电压增益和相位与频率间的关系




图 19. 相位裕度与负载电容间的关系




图 20. 相位裕度与负载电容间的关系




图 21. 增益裕量与负载电容间的关系




图 22. 增益裕量与负载电容间的关系




图 23. 增益带宽积与电源电压间的关系




图 24. 压摆率与电源电压间的关系




图 25. 压摆率与自然通风温度间的关系




图 26. 压摆率与自然通风温度间的关系




图 27. 总谐波失真 + 噪声与频率间的关系




图 28. 总谐波失真 + 噪声频率




图 29. 总谐波失真 + 峰间输出电压




图 30. 总谐波失真 + 峰间输出电压




图 31. 大信号跟随器脉冲响应




图 32. 大信号跟随器脉冲响应




图 33. 小信号跟随器脉冲响应




图 34. 大信号跟随器脉冲响应




图 35. 大信号反相脉冲响应




图 36. 小信号反相脉冲响应

7 参数测量信息




图 37. 电压跟随器电路


8 详细 说明

8.1 概要

TLC08x-Q1 BiCMOS 放大器可为准备从双电源过渡到单电流系统同时需要更高交流和直流性能的 BiFET 用户提供一条升级途径。凭借在整个汽车工作温度范围内 (-40°C 至 125°C)，在 4.5V 至 16V 额定电压下所提供的出色性能，BiMOS 适合各种音频、汽车、工业和仪表 应用。BiMOS 放大器结合了非常高的输入低噪声 CMOS 前端驱动双极输出级，因而在两方面都可实现最佳性能 特性。交流性能包括 10MHz 带宽和 $8.5\text{ nV}/\sqrt{\text{Hz}}$ 电压噪声。

8.2 功能框图

Operational Amplifier



8.3 特性 描述

TLC08x-Q1 系列 具有 10MHz 带宽和 $8.5\text{ nV}/\sqrt{\text{Hz}}$ 电压噪声，可在整个汽车工作温度范围内 (-40°C 至 125°C)，在 4.5V 至 16V 额定电压下提供出色性能。BiMOS 适合各种音频、汽车、工业和仪表 应用。

8.4 器件功能模式

TLC08x-Q1 系列器件会在连接电源时通电。该器件可根据应用情况通过单电源或双电源供电运行。该器件在电源高于推荐值时可实现全面性能。

8.5 编程

8.5.1 精简模型信息

提供的精简模型信息通过使用 Microsim Parts™ 获得，这是一款与 Microsim PSpice™ 一起使用的模型生成软件。Boyle 精简模型 ⁽¹⁾和图 38 中的子电路通过利用 $T_A = 25^{\circ}\text{C}$ 时的 TLC08x-Q1 典型电气和工作特性产生。使用这些信息，可使以下关键参数的输出仿真达到 20% 容差（在大多数情况下）：


- 最大正输出电压摆幅
- 最大负输出电压摆幅
- 压摆率
- 静态功率损耗
- 输入偏置电流
- 开环电压放大
- 单位增益频率
- 共模抑制比
- 相位裕度
- 直流输出电阻
- 交流输出电阻
- 短路输出电流限制

(1) G. R. Boyle, B. M. Cohn, D. O. Pederson 和 J. E. Solomon, 集成电路运算放大器的宏模型, 《IEEE 固态电路杂志》, SC-9, 353 (1974 年)。

TLC082-Q1, TLC084-Q1

ZHCSID9E – SEPTEMBER 2006 – REVISED OCTOBER 2016

www.ti.com.cn



*DEVICE=TLC08X_5VOPAMP, PJF, INT

* TLC08X_5V - 5V operational amplifier "macromodel" subcircuit
 * created using Parts release 8.0 on 12/16/99 at 14:03
 * Parts is a MicroSim product.

* connections:
 * non-inverting input
 * inverting input
 * positive power supply
 * negative power supply
 * output

.subckt TLC08X_5V 1 2 3 4 5

```

*
c1 11 12 4.6015E-12
c2 6 7 8.0000E-12
css 10 99 986.29E-15
dc 5 53 dy
de 54 5 dy
dlp 90 91 dx
dln 92 90 dx
dp 4 3 dx
egnd 99 0 poly(2) (3,0) (4,0) 0 .5 .5
fb 7 99 poly(5) vb vc ve vlp vln 0 13.984E6 -1E3 1E3
14E6 -14E6
    
```

```

ga 6 0 11 12 402.12E-6
gcm 0 6 10 99 1.5735E-6
ioff 0 6 dc 1.212E-6
iss 3 10 dc 130.40E-6
hlim 90 0 vlim 1K
j1 11 2 10 jx1
j2 12 1 10 jx2
r2 6 9 100.00E3
rd1 4 11 2.4868E3
rd2 4 12 2.4868E3
ro1 8 5 10
ro2 7 99 10
rp 3 4 2.8249E3
rss 10 99 1.5337E6
vb 9 0 dc 0
vc 3 53 dc 1.5537
ve 54 4 dc .84373
vlim 7 8 dc 0
vlp 91 0 dc 117.60
vln 0 92 dc 117.60
.model dx D(Is=800.00E-18)
.model dy D(Is=800.00E-18 Rs=1m Cjo=10p)
.model jx1 PJF(Is=80.000E-15 Beta=1.2401E-3 Vto=-1)
.model jx2 PJF(Is=80.000E-15 Beta=1.2401E-3 Vto=-1)
.ends
    
```

图 38. Boyle 精简模型和子电路

9 应用和实现

注

以下应用部分中的信息不属于 TI 组件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定组件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。

9.1 应用信息

TLC08x-Q1 器件具有宽电源电压范围、约 60mA 的高输出电流驱动、低输入失调电压、10MHz 的高单位增益带宽和 16V/μS 的高压摆率。这些特性使得该器件适合于放大高频率和压摆率信号。

9.2 典型应用

9.2.1 TLC08x-Q1 单电源典型应用

有些应用需要放大低振幅和频率相对较高的输入信号。正弦波最大压摆速率是位于零点的值。如果最低压摆率无法满足，则放大信号会失真。运算放大器压摆率必须高于 $2 \times \pi \times F \times V$ ，其中 F 是输入信号频率，V 是输出信号振幅。TLC08x-Q1 压摆率为 16V/μS 时，能够在不失真的情况下提供 2V 峰值和 1MHz 频率的输出信号。请参阅图 45 查看显示图 39 结果的应用曲线。




图 39. TLC08x-Q1 典型应用

9.2.1.1 设计要求

本设计示例使用以下参数：

- 同相配置，增益为 10dB 或 20dB
- 单电源最低电压：4.5V
- 单电源最高电压：16V
- 输出共模最低电压应高于输出电平 V_{OL}
- 输出共模最高电压应低于输出电平 V_{OH}
- 单位增益带宽：10MHz
- 输出负载电流低于 60mA
- 在 1MHz 时，低于 -3dB 衰减的最大输入信号频率低于 1MHz

典型应用 (接下页)

9.2.1.2 详细设计流程

9.2.1.2.1 驱动容性负载

当以这种方式配置放大器时，直接位于输出端的容性负载会降低器件的相位裕量，从而导致高频率振铃或振荡。所以，对于大于 10pF 的容性负载，TI 建议将一个电阻器 (R_{NULL}) 与放大器输出端串联，如图 40 所示。20Ω 的最低值应该适用于大多数应用。





图 40. 驱动容性负载

9.2.1.2.2 失调电压

输出失调电压 (V_{OO}) 是输入失调电压 (V_{IO}) 和两个输入偏置电流 (I_{IB}) 乘以相应增益的总和。使用图 41 中的原理图和公式可计算输出失调电压。



$$V_{OO} = V_{IO} \left(1 + \left(\frac{R_F}{R_G} \right) \right) \pm I_{IB+} R_S \left(1 + \left(\frac{R_F}{R_G} \right) \right) \pm I_{IB-} R_F$$

图 41. 输出失调电压模型

9.2.1.2.3 高速 CMOS 输入放大器

TLC08x-Q1 是高速低噪声 CMOS 输入运算放大器系列，其输入电容大约为 20pF。反馈路径中使用的任何电阻器都在传递函数中增加了一个极点，相当于输入电容乘以源电阻和反馈电阻的组合。例如，增益为 -10，源电阻为 1kΩ，反馈电阻为 10kΩ，则在大约 8MHz 时增加了一个额外的极点。与双极放大器相比，这一点对于 CMOS 放大器更明显，因为输入电容更大。

对于速度较慢的 CMOS 放大器，带来的后果微乎其微，因为这个极点通常出现在频率高于单位增益带宽时。然而，具有 10MHz 带宽的 TLC08x-Q1 意味着此极点通常出现在增益大约为 5dB 且相移显著增加的频率下。

在小闭环增益下使用大反馈电阻时此极点的影响最大。由于反馈电阻增加，增益峰值在频率较低时增加，180° 相移切换点还降低了频率，减小了相位裕度。

对于 TLC08x-Q1，推荐的最大反馈电阻器为 5kΩ；可使用更大电阻，但建议将一个电阻器与反馈电阻器并联，以抵消输入电容极点的影响。

典型应用 (接下页)

具有 1V 阶跃响应的 TLC08x-Q1 存在 80% 的过冲，当配置为单位增益缓冲器时自然频率为 3.5MHz，并有一个 10kΩ 的反馈电阻器。通过增加一个与反馈电阻器并联的 10pF 电容器，将过冲降低了 40% 并消除了自然频率，从而大幅减少了建立时间（请参阅图 42）。仅为方便起见，选择了 10pF 电容器。

由于 TLC08x-Q1 具有出色的输出驱动功能，因此负载电容对这些测量的影响不大。




图 42. 1V 阶跃响应

9.2.1.2.4 一般配置

当接收到低电平信号时，通常需要限制即将进入系统的信号的带宽。实现这种限制的最简单方法是在放大器的同相端子上放置一个 RC 滤波器（请参阅图 43）。




图 43. 单极点低通滤波器

如果需要更多的衰减，则需要多极点滤波器。可使用 Sallen-Key 滤波器完成此项工作。为了获得最佳效果，放大器的带宽应是滤波器频率带宽的八到十倍。不遵守此项要求可能导致放大器出现相移。

典型应用 (接下页)





图 44. 二极低通 Sallen-Key 滤波器

9.2.1.3 应用曲线



增益 $V_{out} / V_{in} = 1.471V / 0.2V = 7.335$

增益 (db) = $20 \text{ Log} (7.335) = 17.33\text{dB}$

，且在低于 10dB 时为 2.7dB

图 45. 1MHz 输入信号时的单电源应用

典型应用 (接下页)

9.2.2 双电源典型应用

双电源应用的增益为 10，带宽为 1MHz。




图 46. 双电源典型应用原理图

9.2.2.1 设计要求

本设计示例使用以下参数：

- 同相配置，增益为 10dB 或 20dB
- 双电源最低电压：±2.25V
- 双电源最高电压：±8V
- 输出共模最低电压应高于输出电平 V_{OL}
- 输出共模最高电压应低于输出电平 V_{OH}
- 单位增益带宽：10MHz
- 在 1MHz 时，低于 3dB 衰减的最大输入信号频率为 1MHz
- 输出负载电流低于 60mA

9.2.2.2 详细设计流程

在本示例中，请参阅 [TLC08x-Q1 单电源典型应用](#) 中的详细设计流程。

典型应用 (接下页)

9.2.2.3 应用曲线




图 47. 1MHz 输入信号时的双电源应用

10 电源建议

TLC08x-Q1 运算放大器适用于 4.5V 至 16V 的单电源（或 -40°C 至 125°C 整个温度范围内的双电源）。在低于此范围时，器件可持续运行，但性能未指定。将旁路电容器置于电源引脚附近，以减小从高噪声电源或高阻抗电源中耦合进来的噪声。有关旁路电容器放置的更多详细信息，请参阅 [布局指南](#)。

11 布局

11.1 布局指南

为了达到 TLC08x-Q1 的高性能水平，应遵循正确的印刷电路板 (PCB) 设计技巧。下面给出了一组通用的准则。

接地平面 TI 强烈建议在电路板上使用接地平面来为所有组件提供低电感接地连接。但是，在放大器输入和输出区域，可移除接地平面以便最小化杂散电容。

适当的电源去耦 在每个电源端子上使用一个 $6.8\mu\text{F}$ 钽电容器与一个 $0.1\mu\text{F}$ 陶瓷电容器并联。根据应用情况，也许可以在若干放大器之间共享钽电容器，但每个放大器的电源端子上应始终使用 $0.1\mu\text{F}$ 陶瓷电容器。另外， $0.1\mu\text{F}$ 电容器应尽可能靠近电源端子。随着此距离增大，连接迹线中的电感会使电容器效率降低。设计人员应力求使器件电源端子和陶瓷电容器之间的距离小于 0.1 英寸。

插座 可以使用插座，但不建议使用。插座引脚中的额外引线电感常常会导致稳定性问题。将表面贴装式封装直接焊接到 PCB 上是最好的实施方式。


短迹线和紧凑型部件安置 当杂散串联电感最小化时，即可实现最佳的高性能。为了实现这一点，电路布局应尽可能紧凑，从而尽量减少所有迹线的长度。应特别注意放大器的反相输入端。它的长度应尽可能短。这有助于最大限度减小放大器输入端的杂散电容。

表面贴装无源组件 出于多种原因，TI 建议对高性能放大器电路使用表面贴装无源组件。首先，由于表面贴装组件的引线电感极低，因此大大减少了杂散串联电感问题。其次，表面贴装组件的小尺寸特性自然而然会使布局更紧凑，进而最小化杂散电感和电容。如果使用引线式组件，TI 建议尽可能缩短引线长度。

布局指南 (接下页)

11.1.1 通用 PowerPAD™ 设计注意事项

TLC08x-Q1 采用热增强型 PowerPAD 系列封装。这些封装使用下行引线框构建，裸片安装在此引线框上 [请参阅图 48(a) 和图 48(b)]。这种布置会导致引线框暴露为封装底面上的散热垫 [请参阅图 48(c)]。由于散热垫与裸片发生直接热接触，因此通过散热垫提供的良好散热路径可实现出色的散热性能。



NOTE A: The thermal pad is electrically isolated from all terminals in the package.

图 48. 热增强型 DGN 封装视图

借助 PowerPAD 封装，一次生产操作即可实现组装管理和散热管理。在表面贴装焊接操作（焊接引线时）中，必须将散热垫焊接在封装底面上的覆铜区域内。通过在此覆铜区域内使用散热路径，可将封装上的热量传递到接地平面或其他散热器件上。

注

务必需要将散热垫焊接到 PCB 上，即使对于功率损耗较低的应用也是如此。

此焊接在引线框裸片垫和 PCB 之间提供必需的散热和机械连接。虽然有很多适用的方法可为 PowerPAD 封装散热，但以下步骤列出了推荐方法。

必须将散热垫连接至器件的最负性电源电压（GND 引脚电势）。

1. 用顶面蚀刻方式准备 PCB（请参阅此数据表结尾的焊盘布局）。应对引线进行蚀刻，还要对散热垫进行蚀刻。
2. 在散热垫区域内布置 5 个孔（双路）或 9 个孔（四路）。这些孔的直接应为 13 密耳。确保小孔径，保证在回流过程中这些孔可以正常渗锡。
3. 可能需要在散热垫区域外沿散热平面的任意位置布置额外的通孔。这有助于耗散 TLC08x-Q1 器件产生的热量。这些额外通孔可能大于散热垫下方直径为 13 密耳的通孔。这些通孔的面积可能更大，因为它们不在要焊接的散热垫区域内，因此渗锡不是问题。
4. 将所有孔连接到内部平面，该平面与器件接地引脚的电势相同。
5. 将这些孔连接到此内部平面时，请勿使用典型网络或通过连接方法。网络连接具有高热阻连接，这对于减慢焊接作业中的热传递非常有用。这简化了具有平面连接的通孔的焊接操作。然而，在这种应用中，最高效的热传递需要低热阻。因此，TLC08x-Q1 PowerPAD 封装下的孔应连接到内部接地平面，该平面在整个通孔一周具有完整连接。
6. 顶面阻焊层应使封装端子和具有 5 孔（双路）或 9 孔（四路）的散热垫区域处于暴露状态。底面阻焊层应覆盖散热垫区域的 5 个或 9 个孔。这样可以防止回流过程中焊料从散热垫区域流走。
7. 将焊锡膏涂抹在暴露的散热垫区域内和所有 IC 端子上。
8. 这些准备过程完成后，即可将 TLC08x-Q1 IC 放置就位，然后像针对所有标准表面贴装元件那样实施焊料回流操作。这样可保证元件正常安装。

对于给定 $R_{\theta JA}$ ，请使用公式 1 计算最大功率损耗。

布局指南 (接下页)

$$P_D = \left(\frac{T_{MAX} - T_A}{R_{\theta JA}} \right)$$

Where:

- P_D = Maximum power dissipation of TLC08x IC (watts)
 - T_{MAX} = Absolute maximum junction temperature (150°C)
 - T_A = Free-ambient air temperature (°C)
 - $R_{\theta JA} = R_{\theta JC} + R_{\theta CA}$
 - $R_{\theta JC}$ = Thermal coefficient from junction to case
 - $R_{\theta CA}$ = Thermal coefficient from case to ambient air (°C/W)
- (1)

下一个注意事项是封装限制。放大器内的两个热量来源是静态功率和输出功率。设计人员应谨记器件内会产生静态热量，对于多放大器器件更是如此。因为这些器件具有线性输出级（A-B 级），大多数散热发生在低输出电压和高输出电流时。

解决功率损耗的另一个关键因素是如何在 PCB 上安装器件。PowerPAD 器件对散热非常有用。但是，务必应将器件焊接在覆铜平面上，以充分利用散热垫的散热属性。另一方面，SOIC 封装在很大程度上取决于在 PCB 上的安装方式。由于在器件周围布置了更大的线迹区域和覆铜区域，因此 $R_{\theta JA}$ 减小，散热功能降低。典型特性中显示的电流和电压是针对总封装的。对于双路或四路放大器封装，应利用 RMS 输出电流和电压的总和来选择合适的封装。

11.2 布局示例





图 49. 非反相配置的运算放大器电路板布局

12 器件和文档支持

12.1 文档支持

12.1.1 相关文档

请参阅如下相关文档：

《[TLC081 EMI 抗扰性性能](#)》(SBOT011)

12.2 相关链接

下表列出了快速访问链接。类别包括技术文档、支持与社区资源、工具和软件，以及申请样片或购买产品的快速链接。

表 2. 相关链接

部件	产品文件夹	样片与购买	技术文档	工具和软件	支持和社区
TLC082-Q1	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处
TLC084-Q1	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处

12.3 接收文档更新通知

要接收文档更新通知，请导航至 [TI.com](#) 上的器件产品文件夹。单击右上角的 [通知我](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

12.4 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [《使用条款》](#)。

TI E2E™ 在线社区 [TI 的工程师对工程师 \(E2E\) 社区](#)。此社区的创建目的在于促进工程师之间的协作。在 [e2e.ti.com](#) 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。

设计支持 [TI 参考设计支持](#) 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。

12.5 商标

PowerPAD, E2E are trademarks of Texas Instruments.
Parts, PSpice are trademarks of MicroSim Corporation.
All other trademarks are the property of their respective owners.

12.6 静电放电警告



这些装置包含有限的内置 ESD 保护。存储或装卸时，应将导线一起截短或将装置放置于导电泡棉中，以防止 MOS 门极遭受静电损伤。

12.7 术语表

[SLYZ022](#) — *TI* 术语表。

这份术语表列出并解释术语、缩写和定义。

13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知和修订此文档。如需获取此数据表的浏览器版本，请查阅左侧的导航面板。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TLC082QDGNRQ1	ACTIVE	HVSSOP	DGN	8	2500	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	QXO	Samples
TLC084QPWPRQ1	ACTIVE	HTSSOP	PWP	20	2000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	TLC084Q	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLC082QDGNRQ1	HVSSOP	DGN	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLC082QDGNRQ1	HVSSOP	DGN	8	2500	346.0	346.0	29.0

GENERIC PACKAGE VIEW

DGN 8

PowerPAD VSSOP - 1.1 mm max height

3 x 3, 0.65 mm pitch

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4225482/A



4225481/A 11/2019

PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGN0008D

PowerPAD™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



4225481/A 11/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGN0008D

PowerPAD™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
EXPOSED PAD 9:
100% PRINTED SOLDER COVERAGE BY AREA
SCALE: 15X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	1.76 X 2.11
0.125	1.57 X 1.89 (SHOWN)
0.15	1.43 X 1.73
0.175	1.33 X 1.60

4225481/A 11/2019

NOTES: (continued)

10. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
11. Board assembly site may have different recommendations for stencil design.

MECHANICAL DATA

PWP (R-PDSO-G20)

PowerPAD™ PLASTIC SMALL OUTLINE



4073225-4/1 05/11

- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Body dimensions do not include mold flash or protrusions. Mold flash and protrusion shall not exceed 0.15 per side.
 - This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPad Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 for information regarding recommended board layout. This document is available at www.ti.com <<http://www.ti.com>>.
 - See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.
 - Falls within JEDEC MO-153

PowerPAD is a trademark of Texas Instruments.

THERMAL PAD MECHANICAL DATA

PWP (R-PDSO-G20) PowerPAD™ SMALL PLASTIC OUTLINE

THERMAL INFORMATION

This PowerPAD™ package incorporates an exposed thermal pad that is designed to be attached to a printed circuit board (PCB). The thermal pad must be soldered directly to the PCB. After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).

For additional information on the PowerPAD package and how to take advantage of its heat dissipating abilities, refer to Technical Brief, PowerPAD Thermally Enhanced Package, Texas Instruments Literature No. SLMA002 and Application Brief, PowerPAD Made Easy, Texas Instruments Literature No. SLMA004. Both documents are available at www.ti.com.

The exposed thermal pad dimensions for this package are shown in the following illustration.



Top View

Exposed Thermal Pad Dimensions

4206332-15/AO 01/16

NOTE: A. All linear dimensions are in millimeters

 Exposed tie strap features may not be present.

PowerPAD is a trademark of Texas Instruments

PWP (R-PDSO-G20)

PowerPAD™ PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Customers should place a note on the circuit board fabrication drawing not to alter the center solder mask defined pad.
 - D. This package is designed to be soldered to a thermal pad on the board. Refer to Technical Brief, PowerPad Thermally Enhanced Package, Texas Instruments Literature No. SLMA002, SLMA004, and also the Product Data Sheets for specific thermal information, via requirements, and recommended board layout. These documents are available at www.ti.com <<http://www.ti.com>>. Publication IPC-7351 is recommended for alternate designs.
 - E. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Example stencil design based on a 50% volumetric metal load solder paste. Refer to IPC-7525 for other stencil recommendations.
 - F. Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

重要声明和免责声明

TI 均以“原样”提供技术性 & 可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证其中不含任何瑕疵，且不做任何明示或暗示的担保，包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示担保。

所述资源可供专业开发人员应用 TI 产品进行设计使用。您将对以下行为独自承担全部责任：(1) 针对您的应用选择合适的 TI 产品；(2) 设计、验证并测试您的应用；(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更，恕不另行通知。TI 对您使用所述资源的授权仅限于开发资源所涉及 TI 产品的相关应用。除此之外不得复制或展示所述资源，也不提供其它 TI 或任何第三方的知识产权授权许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等，TI 对此概不负责，并且您须赔偿由此对 TI 及其代表造成的损害。

TI 所提供产品均受 TI 的销售条款 (<http://www.ti.com.cn/zh-cn/legal/termsofsale.html>) 以及 [ti.com.cn](http://www.ti.com.cn) 上或随附 TI 产品提供的其他可适用条款的约束。TI 提供所述资源并不扩展或以其他方式更改 TI 针对 TI 产品所发布的可适用的担保范围或担保免责声明。

邮寄地址：上海市浦东新区世纪大道 1568 号中建大厦 32 楼，邮政编码：200122

Copyright © 2020 德州仪器半导体技术（上海）有限公司