

# 具有 ±15kV ESD 保护功能的 MAX3232 3V 至 5.5V 多通道 RS-232 线路驱动器和接收器

## 1 特性

- RS-232 总线终端 ESD 保护大于 ±15kV 人体放电模型 (HBM)
- 符合或超出 TIA/EIA-232-F 和 ITU V.28 标准的要求
- 由 3V 至 5.5V V<sub>CC</sub> 电源供电
- 速率高达 250kbit/s
- 两个驱动器和两个接收器
- 低电源电流：300 μA (典型值)
- 外部电容器：4 × 0.1 μF
- 接受 5V 逻辑输入及 3.3V 电源
- 备选高速端子兼容器件 (1Mbit/s)
  - SN65C3232 ( -40°C 至 85°C )
  - SN75C3232 ( 0°C 至 70°C )

## 2 应用

- 工业 PC
- 有线网络
- 数据中心和企业级联网
- 电池供电型系统
- PDA
- 笔记本电脑
- 便携式计算机
- 掌上电脑
- 手持设备


## 3 说明

MAX3232 器件由两个线路驱动器、两个线路接收器和一个双路电荷泵电路组成，具有端子间 ( 串行端口连接端子，包括 GND ) ±15kV ESD 保护。该器件符合 TIA/EIA-232-F 的要求，并在异步通信控制器与串行端口连接器之间提供电气接口。电荷泵和四个小型外部电容器支持由 3V 至 5.5V 单电源供电。该器件以高达 250kbit/s 的数据信号传输速率运行，驱动器输出电压摆率最高为 30V/μs。

器件信息

器件型号	封装 <sup>(1)</sup>	封装尺寸
MAX3232	SOIC (D) (16)	9.90mm × 3.91mm
	SSOP (DB) (16)	6.20mm × 5.30mm
	SOIC (DW) (16)	10.30mm × 7.50mm
	TSSOP (PW) (16)	5.00mm × 4.40mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。



简化版原理图



## 内容

<b>1 特性</b> .....	1	8.2 功能方框图	9
<b>2 应用</b> .....	1	8.3 特性说明	9
<b>3 说明</b> .....	1	8.4 器件功能模式	10
<b>4 修订历史记录</b> .....	2	<b>9 应用和实现</b> .....	11
<b>5 引脚配置和功能</b> .....	3	9.1 应用信息	11
<b>6 规格</b> .....	4	9.2 标准应用	11
6.1 绝对最大额定值	4	<b>10 电源相关建议</b> .....	12
6.2 ESD 等级	4	<b>11 布局</b> .....	13
6.3 建议运行条件	4	11.1 布局指南	13
6.4 热性能信息	5	11.2 布局示例	13
6.5 电气特性 — 器件	5	<b>12 器件和文档支持</b> .....	14
6.6 电气特性 — 驱动器	5	12.1 接收文档更新通知	14
6.7 电气特性 — 接收器	6	12.2 支持资源	14
6.8 开关特性	6	12.3 商标	14
6.9 典型特性	7	12.4 静电放电警告	14
<b>7 参数测量信息</b> .....	8	12.5 术语表	14
<b>8 详细说明</b> .....	9	<b>13 机械、封装和可订购信息</b> .....	14
8.1 概述	9		

## 4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

<b>Changes from Revision N (June 2017) to Revision O (June 2021)</b>	<b>Page</b>
• 添加了 <i>应用</i> ：工业 PC、有线网络、数据中心和企业级计算	1
• 更改了 <i>热性能信息</i> 表中 D、DB 和 PW 封装的热参数值	5
<hr/>	
<b>Changes from Revision M (April 2017) to Revision N (June 2017)</b>	<b>Page</b>
• 更改了 <i>热性能信息</i> 表	5
<hr/>	
<b>Changes from Revision L (March 2017) to Revision M (April 2017)</b>	<b>Page</b>
• 将“±”修改为：“至”，在表 9-1 的 V <sub>CC</sub> 列中	12
<hr/>	
<b>Changes from Revision K (January 2015) to Revision L (March 2017)</b>	<b>Page</b>
• 更改了图 9-1 中的引脚 16 (V <sub>CC</sub> )	11
<hr/>	
<b>Changes from Revision J (January 2014) to Revision K (January 2015)</b>	<b>Page</b>
• 添加了 <i>应用</i> 、 <i>器件信息</i> 表、 <i>引脚功能</i> 表、 <i>ESD</i> 等级表、 <i>热性能信息</i> 表、 <i>典型特性</i> 、 <i>特性说明</i> 部分、 <i>器件功能模式</i> 、 <i>应用和实现</i> 部分、 <i>电源相关建议</i> 部分、 <i>布局</i> 部分、 <i>器件和文档支持</i> 部分以及 <i>机械、封装和可订购信息</i> 部分	1
<hr/>	
<b>Changes from Revision I (January 2004) to Revision J (January 2014)</b>	<b>Page</b>
• 将文档更新为新的 TI 数据表格式 - 无规格变化	1
• 删除了 <i>订购信息</i> 表	1

## 5 引脚配置和功能




图 5-1. D、DB、DW 或 PW 封装，16 引脚 SOIC、SSOP 或 TSSOP，顶视图

表 5-1. 引脚功能

引脚		类型	说明
名称	编号		
C1+	1	—	C1 电容器的正极引线
V+	2	O	正电荷泵输出仅用于存储电容器
C1-	3	—	C1 电容器的负极引线
C2+	4	—	C2 电容器的正极引线
C2-	5	—	C2 电容器的负极引线
V-	6	O	负电荷泵输出仅用于存储电容器
DOUT2	7	O	RS232 线路数据输出 ( 到远程 RS232 系统 )
DOUT1	14	O	RS232 线路数据输出 ( 到远程 RS232 系统 )
RIN2	8	I	RS232 线路数据输入 ( 来自远程 RS232 系统 )
RIN1	13	I	RS232 线路数据输入 ( 来自远程 RS232 系统 )
ROUT2	9	O	逻辑数据输出 ( 到 UART )
ROUT1	12	O	逻辑数据输出 ( 到 UART )
DIN2	10	I	逻辑数据输入 ( 来自 UART )
DIN1	11	I	逻辑数据输入 ( 来自 UART )
GND	15	—	接地
V <sub>CC</sub>	16	—	电源电压，连接至外部 3V 至 5.5V 电源

## 6 规格

### 6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) <sup>(1)</sup>

		最小值	最大值	单位	
V <sub>CC</sub>	电源电压范围 <sup>(2)</sup>	-0.3	6	V	
V <sub>+</sub>	正输出电源电压范围 <sup>(2)</sup>	-0.3	7	V	
V <sub>-</sub>	负输出电源电压范围 <sup>(2)</sup>	-7	0.3	V	
V <sub>+</sub> - V <sub>-</sub>	电源电压差 <sup>(2)</sup>		13	V	
V <sub>I</sub>	输入电压范围	驱动程序	-0.3	6	V
		接收器	-25	25	
V <sub>O</sub>	输出电压范围	驱动程序	-13.2	13.2	V
		接收器	-0.3	V <sub>CC</sub> + 0.3	
T <sub>J</sub>	工作等效结温		150	°C	
T <sub>stg</sub>	贮存温度范围	-65	150	°C	

- (1) 超出绝对最大额定值的运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出建议运行条件、但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能和性能并缩短器件寿命。
- (2) 所有电压均以网络 GND 为基准。

### 6.2 ESD 等级

			值	单位
V <sub>(ESD)</sub>	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 RIN、DOUT 和 GND 引脚 <sup>(1)</sup>	15000	V
		人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 所有其他引脚 <sup>(1)</sup>	3000	
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101, 所有引脚 <sup>(2)</sup>	1000	

- (1) JEDEC 文件 JEP155 指出: 500V HBM 可实现在标准 ESD 控制流程下安全生产。
- (2) JEDEC 文件 JEP157 指出: 250V CDM 可实现在标准 ESD 控制流程下安全生产。

### 6.3 建议运行条件

(请参阅图 9-1) <sup>(1)</sup>

		最小值	标称值	最大值	单位
V <sub>CC</sub>	电源电压	V <sub>CC</sub> = 3.3V	3	3.3	V
		V <sub>CC</sub> = 5V	4.5	5	
V <sub>IH</sub>	驱动器高电平输入电压	DIN	V <sub>CC</sub> = 3.3V	2	V
			V <sub>CC</sub> = 5V	2.4	
V <sub>IL</sub>	驱动器低电平输入电压	DIN		0.8	V
V <sub>I</sub>	驱动器输入电压	DIN	0	5.5	V
	接收器输入电压	RIN	-25	25	
T <sub>A</sub>	自然通风工作温度	MAX3232C	0	70	°C
		MAX3232I	-40	85	

- (1) 测试条件为 C1 - C4 = 0.1 μF (V<sub>CC</sub> = 3.3V ± 0.3V) ; C1 = 0.047 μF, C2 - C4 = 0.33 μF (V<sub>CC</sub> = 5V ± 0.5V) 。

## 6.4 热性能信息

热指标 <sup>(1)</sup>	MAX3232				单位
	SOIC (D)	SSOP (DB)	SOIC (DW)	TSSOP (PW)	
	16 引脚				
$R_{\theta JA}$ 结至环境热阻	85.9	103.1	66.6	108.2	°C/W
$R_{\theta JC(top)}$ 结至外壳 (顶部) 热阻	43.1	49.2	32.4	39.0	°C/W
$R_{\theta JB}$ 结至电路板热阻	44.5	54.8	31.9	54.4	°C/W
$\psi_{JT}$ 结至顶部特征参数	10.1	12	8.4	3.3	°C/W
$\psi_{JB}$ 结至电路板特征参数	44.1	54.1	31.5	53.8	°C/W
$R_{\theta JC(bot)}$ 结至外壳 (底部) 热阻	不适用	不适用	不适用	不适用	°C/W

(1) 有关新旧热指标的更多信息, 请参阅 [半导体和 IC 封装热指标](#) 应用报告。

## 6.5 电气特性 — 器件

在推荐的电源电压范围及自然通风条件下的工作温度范围内 (除非另有说明) <sup>(2)</sup> (请参阅图 9-1)

参数	测试条件	最小值	典型值 <sup>(1)</sup>	最大值	单位
$I_{CC}$ 电源电流	无负载, $V_{CC} = 3.3V$ 至 $5V$		0.3	1	mA

(1) 所有典型值均在  $V_{CC} = 3.3V$  或  $V_{CC} = 5V$  且  $T_A = 25^\circ C$  时测得。

(2) 测试条件为  $C1 - C4 = 0.1 \mu F$  ( $V_{CC} = 3.3V \pm 0.3V$ ) ;  $C1 = 0.047 \mu F$ ,  $C2 - C4 = 0.33 \mu F$  ( $V_{CC} = 5V \pm 0.5V$ ) 。

## 6.6 电气特性 — 驱动器

在推荐的电源电压范围及自然通风条件下的工作温度范围内 (除非另有说明) <sup>(3)</sup> (请参阅图 9-1)

参数	测试条件	最小值	典型值 <sup>(1)</sup>	最大值	单位
$V_{OH}$ 高电平输出电压	$R_L$ 时的 $D_{OUT} = 3k\Omega$ 至 GND, $D_{IN} = GND$	5	5.4		V
$V_{OL}$ 低电平输出电压	$R_L$ 时的 $D_{OUT} = 3k\Omega$ 至 GND, $D_{IN} = V_{CC}$	-5	-5.4		V
$I_{IH}$ 高电平输入电流	$V_I = V_{CC}$		$\pm 0.01$	$\pm 1$	$\mu A$
$I_{IL}$ 低电平输入电流	GND 的 $V_I$		$\pm 0.01$	$\pm 1$	$\mu A$
$I_{OS}$ <sup>(2)</sup> 短路输出电流	$V_{CC} = 3.6V$ $V_O = 0V$		$\pm 35$	$\pm 60$	mA
	$V_{CC} = 5.5V$ $V_O = 0V$				
$r_O$ 输出电阻	$V_{CC}$ 、 $V+$ 和 $V- = 0V$ $V_O = \pm 2V$	300	10M		$\Omega$

(1) 所有典型值均在  $V_{CC} = 3.3V$  或  $V_{CC} = 5V$  且  $T_A = 25^\circ C$  时测得。

(2) 应控制短路持续时间, 以防止超过器件的绝对功率耗散额定值, 并且一次不应短接多个输出。

(3) 测试条件为  $C1 - C4 = 0.1 \mu F$  ( $V_{CC} = 3.3V \pm 0.3V$ ) ;  $C1 = 0.047 \mu F$ ,  $C2 - C4 = 0.33 \mu F$  ( $V_{CC} = 5V \pm 0.5$ )

## 6.7 电气特性 — 接收器

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）<sup>(2)</sup>（请参阅图 9-1）

参数		测试条件	最小值	典型值 <sup>(1)</sup>	最大值	单位
V <sub>OH</sub>	高电平输出电压	I <sub>OH</sub> = -1mA	V <sub>CC</sub> - 0.6	V <sub>CC</sub> - 0.1		V
V <sub>OL</sub>	低电平输出电压	I <sub>OL</sub> = 1.6 mA			0.4	V
V <sub>IT+</sub>	正向输入阈值电压	V <sub>CC</sub> = 3.3V		1.5	2.4	V
		V <sub>CC</sub> = 5V		1.8	2.4	
V <sub>IT-</sub>	负向输入阈值电压	V <sub>CC</sub> = 3.3V	0.6	1.2		V
		V <sub>CC</sub> = 5V	0.8	1.5		
V <sub>hys</sub>	输入迟滞 (V <sub>IT+</sub> - V <sub>IT-</sub> )			0.3		V
r <sub>i</sub>	输入电阻	V <sub>i</sub> = ±3V 至 ±25V	3	5	7	kΩ

(1) 所有典型值均在 V<sub>CC</sub> = 3.3V 或 V<sub>CC</sub> = 5V 且 T<sub>A</sub> = 25°C 时测得。

(2) 测试条件为 C1 - C4 = 0.1 μF (V<sub>CC</sub> = 3.3V ± 0.3V) ; C1 = 0.047 μF , C2 - C4 = 0.33 μF (V<sub>CC</sub> = 5V ± 0.5V) 。

## 6.8 开关特性

在推荐的电源电压范围及自然通风条件下的工作温度范围内（除非另有说明）<sup>(3)</sup>（请参阅图 9-1）



参数		测试条件	最小值	典型值 <sup>(1)</sup>	最大值	单位
	最大数据速率	R <sub>L</sub> = 3kΩ , 一个 D <sub>OUT</sub> 开关 , C <sub>L</sub> = 1000pF 请参阅图 7-1	150	250		kbit/s
t <sub>sk(p)</sub>	驱动器脉冲偏移 <sup>(2)</sup>	R <sub>L</sub> = 3kΩ 至 7kΩ , C <sub>L</sub> = 150 至 2500pF 请参阅图 7-2		300		ns
SR(tr)	压摆率, 转换区域 (请参阅图 7-1)	R <sub>L</sub> = 3kΩ 至 7kΩ , V <sub>CC</sub> = 5V	C <sub>L</sub> = 150 至 1000pF	6	30	V/μs
			C <sub>L</sub> = 150 至 2500pF	4	30	
t <sub>PLH</sub> Ⓢ	传播延迟时间, 低电平到高电平输出	C <sub>L</sub> = 150pF		300		ns
t <sub>PHL</sub> Ⓢ	传播延迟时间, 高电平到低电平输出			300		
t <sub>sk(p)</sub>	接收器脉冲偏移 <sup>(3)</sup>				300	

(1) 所有典型值均在 V<sub>CC</sub> = 3.3V 或 V<sub>CC</sub> = 5V 且 T<sub>A</sub> = 25°C 时测得。


(2) 脉冲偏移定义为同一器件每个通道的 |t<sub>PLH</sub> - t<sub>PHL</sub>|。

(3) 测试条件为 C1 - C4 = 0.1 μF (V<sub>CC</sub> = 3.3V ± 0.3V) ; C1 = 0.047 μF , C2 - C4 = 0.33 μF (V<sub>CC</sub> = 5V ± 0.5V) 。


### 6.9 典型特性



## 7 参数测量信息



TEST CIRCUIT




VOLTAGE WAVEFORMS


$$SR(tr) = \frac{6V}{t_{THL} \text{ or } t_{TLH}}$$

- A.  $C_L$  包括探头和夹具电容。
- B. 脉冲发生器具有以下特性：PRR = 250kbit/s， $Z_O = 50\Omega$ ，50% 占空比， $t_r \leq 10ns$ ， $t_f \leq 10ns$ 。

图 7-1. 驱动器压摆率




TEST CIRCUIT




VOLTAGE WAVEFORMS

- A.  $C_L$  包括探头和夹具电容。
- B. 脉冲发生器具有以下特性：PRR = 250kbit/s， $Z_O = 50\Omega$ ，50% 占空比， $t_r \leq 10ns$ ， $t_f \leq 10ns$ 。

图 7-2. 驱动器脉冲偏移



TEST CIRCUIT



VOLTAGE WAVEFORMS

- A.  $C_L$  包括探头和夹具电容。
- B. 脉冲发生器具有以下特性： $Z_O = 50\Omega$ ，50% 占空比， $t_r \leq 10ns$ ， $t_f \leq 10ns$ 。

图 7-3. 接收器传播延迟时间




## 8 详细说明

### 8.1 概述

MAX3232 器件由两个线路驱动器、两个线路接收器和一个双路电荷泵电路组成，具有端子间（串行端口连接端子，包括 GND） $\pm 15\text{kV}$  ESD 保护。该器件符合 TIA/EIA-232-F 的要求并在异步通信控制器与串行端口连接器之间提供电气接口。电荷泵和四个小型外部电容器支持由 3V 至 5.5V 单电源供电。该器件以高达 250kbit/s 的数据信号传输速率运行，驱动器输出压摆率最高为  $30\text{V}/\mu\text{s}$ 。输出受到接地短路保护。

### 8.2 功能方框图



### 8.3 特性说明

#### 8.3.1 电源

电源块使用电荷泵（需要四个外部电容器）来增加、反转和调节  $V+$  和  $V-$  引脚上的电压。

#### 8.3.2 RS232 驱动器

两个驱动器将标准逻辑电平连接到 RS232 电平。两个 DIN 输入都必须为有效高电平或低电平。

#### 8.3.3 RS232 接收器

两个接收器将 RS232 电平连接到标准逻辑电平。开路输入将导致 ROUT 上的高输出。每个 RIN 输入都包括一个内部标准 RS232 负载。

## 8.4 器件功能模式

表 8-1. 每个驱动器<sup>(1)</sup>

输入 DIN	输出 DOUT
低电平	H
H	L

(1) H = 高电平, L = 低电平

表 8-2. 每个接收器<sup>(1)</sup>

输入 RIN	输出 ROUT
低电平	H
H	L
开路	H

(1) H = 高电平, L = 低电平,  
开路 = 输入断开或连接的驱动器关闭

### 8.4.1 $V_{CC}$ 由 3V 至 5.5V 电源供电

器件将正常运行。

### 8.4.2 $V_{CC}$ 未供电, $V_{CC} = 0V$

当 MAX3232 未供电时, 它可以安全地连接到有源远程 RS232 器件。

## 9 应用和实现

### 备注


以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

### 9.1 应用信息

为确保正常运行，请按图 9-1 所示添加电容器。

### 9.2 标准应用

ROUT 和 DIN 均连接到 UART 或通用逻辑线路。RIN 和 DOUT 线路均连接到 RS232 连接器或电缆。



† C3 可连接至 V<sub>CC</sub> 或 GND。

- A. 显示的电阻器值是标称值。
- B. 可接受非极化陶瓷电容器。如果使用极化的钽或电解电容器，应按所示方式连接。

图 9-1. 典型工作电路和电容器值

### 9.2.1 设计要求

- 建议的  $V_{CC}$  为 3.3V 或 5V。也可以为 3V 至 5.5V
- 建议的最大比特率为 250kbit/s。


表 9-1.  $V_{CC}$  与电容器值

$V_{CC}$	C1	C2、C3、C4
$3.3V \pm 0.3V$	0.1 $\mu$ F	0.1 $\mu$ F
$5V \pm 0.5V$	0.047 $\mu$ F	0.33 $\mu$ F
3V 至 5.5V	0.1 $\mu$ F	0.47 $\mu$ F

### 9.2.2 详细设计过程

- 对于所有 DIN,  $\overline{\text{FORCEOFF}}$  和 FORCEON 输入都必须连接至有效的低或高逻辑电平。
- 根据  $V_{CC}$  电平选择电容器值, 以实现最佳性能。

### 9.2.3 应用曲线



$V_{CC} = 3.3V$

图 9-2. 250kbit/s 驱动器至接收器环回时序波形

## 10 电源相关建议

$V_{CC}$  应介于 3V 到 5.5V 之间。应使用图 9-1 中的表选择电荷泵电容器。

## 11 布局

### 11.1 布局指南

使外部电容器布线尽量短。这在上升和下降时间最快的 C1 和 C2 节点上更为重要。

### 11.2 布局示例




图 11-1. 布局图

## 12 器件和文档支持

### 12.1 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](http://ti.com) 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

### 12.2 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

### 12.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

### 12.4 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

### 12.5 术语表

#### TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

## 13 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。

**PACKAGING INFORMATION**

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MAX3232CDBR	ACTIVE	SSOP	DB	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	MA3232C	<a href="#">Samples</a>
MAX3232CDR	ACTIVE	SOIC	D	16	2500	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	0 to 70	MAX3232C	<a href="#">Samples</a>
MAX3232CDW	ACTIVE	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	MAX3232C	<a href="#">Samples</a>
MAX3232CDWG4	ACTIVE	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	MAX3232C	<a href="#">Samples</a>
MAX3232CDWR	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	0 to 70	MAX3232C	<a href="#">Samples</a>
MAX3232CPWR	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	0 to 70	MA3232C	<a href="#">Samples</a>
MAX3232CPWRE4	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	MA3232C	<a href="#">Samples</a>
MAX3232CPWRG4	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	0 to 70	MA3232C	<a href="#">Samples</a>
MAX3232ID	NRND	SOIC	D	16	40	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MAX3232I	
MAX3232IDBR	ACTIVE	SSOP	DB	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MB3232I	<a href="#">Samples</a>
MAX3232IDBRE4	ACTIVE	SSOP	DB	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MB3232I	<a href="#">Samples</a>
MAX3232IDE4	NRND	SOIC	D	16	40	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MAX3232I	
MAX3232IDG4	LIFEBUY	SOIC	D	16	40	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MAX3232I	
MAX3232IDR	LIFEBUY	SOIC	D	16	2500	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	MAX3232I	
MAX3232IDRE4	LIFEBUY	SOIC	D	16	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MAX3232I	
MAX3232IDRG4	LIFEBUY	SOIC	D	16	2500	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MAX3232I	
MAX3232IDW	ACTIVE	SOIC	DW	16	40	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MAX3232I	<a href="#">Samples</a>
MAX3232IDWR	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	MAX3232I	<a href="#">Samples</a>
MAX3232IDWRE4	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MAX3232I	<a href="#">Samples</a>
MAX3232IDWRG4	ACTIVE	SOIC	DW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MAX3232I	<a href="#">Samples</a>
MAX3232IPWR	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	MB3232I	<a href="#">Samples</a>
MAX3232IPWRE4	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MB3232I	<a href="#">Samples</a>

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
MAX3232IPWRG4	ACTIVE	TSSOP	PW	16	2000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 85	MB3232I	Samples

(1) The marketing status values are defined as follows:

**ACTIVE:** Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

**NRND:** Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

**PREVIEW:** Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

**RoHS Exempt:** TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

**Green:** TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF MAX3232 :**

- Enhanced Product : [MAX3232-EP](#)



NOTE: Qualified Version Definitions:

- Enhanced Product - Supports Defense, Aerospace and Medical Applications

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MAX3232CDBR	SSOP	DB	16	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
MAX3232CDR	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
MAX3232CDR	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
MAX3232CDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
MAX3232CPWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
MAX3232CPWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
MAX3232CPWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
MAX3232CPWRG4	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
MAX3232IDBR	SSOP	DB	16	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
MAX3232IDR	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
MAX3232IDRG4	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
MAX3232IDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
MAX3232IDWRG4	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
MAX3232IPWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
MAX3232IPWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
MAX3232IPWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MAX3232IPWRG4	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
MAX3232IPWRG4	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
MAX3232CDBR	SSOP	DB	16	2000	356.0	356.0	35.0
MAX3232CDR	SOIC	D	16	2500	340.5	336.1	32.0
MAX3232CDR	SOIC	D	16	2500	356.0	356.0	35.0
MAX3232CDWR	SOIC	DW	16	2000	350.0	350.0	43.0
MAX3232CPWR	TSSOP	PW	16	2000	364.0	364.0	27.0
MAX3232CPWR	TSSOP	PW	16	2000	356.0	356.0	35.0
MAX3232CPWR	TSSOP	PW	16	2000	356.0	356.0	35.0
MAX3232CPWRG4	TSSOP	PW	16	2000	356.0	356.0	35.0
MAX3232IDBR	SSOP	DB	16	2000	356.0	356.0	35.0
MAX3232IDR	SOIC	D	16	2500	340.5	336.1	32.0
MAX3232IDRG4	SOIC	D	16	2500	340.5	336.1	32.0
MAX3232IDWR	SOIC	DW	16	2000	350.0	350.0	43.0
MAX3232IDWRG4	SOIC	DW	16	2000	350.0	350.0	43.0
MAX3232IPWR	TSSOP	PW	16	2000	364.0	364.0	27.0
MAX3232IPWR	TSSOP	PW	16	2000	356.0	356.0	35.0
MAX3232IPWR	TSSOP	PW	16	2000	356.0	356.0	35.0
MAX3232IPWRG4	TSSOP	PW	16	2000	356.0	356.0	35.0
MAX3232IPWRG4	TSSOP	PW	16	2000	356.0	356.0	35.0


**TUBE**


\*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
MAX3232CDW	DW	SOIC	16	40	506.98	12.7	4826	6.6
MAX3232CDWG4	DW	SOIC	16	40	506.98	12.7	4826	6.6
MAX3232ID	D	SOIC	16	40	507	8	3940	4.32
MAX3232IDE4	D	SOIC	16	40	507	8	3940	4.32
MAX3232IDG4	D	SOIC	16	40	507	8	3940	4.32
MAX3232IDW	DW	SOIC	16	40	506.98	12.7	4826	6.6

D (R-PDSO-G16)

PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - C. Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.
  - D. Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.
  - E. Reference JEDEC MS-012 variation AC.

D (R-PDSO-G16)

PLASTIC SMALL OUTLINE



- NOTES:
- All linear dimensions are in millimeters.
  - This drawing is subject to change without notice.
  - Publication IPC-7351 is recommended for alternate designs.
  - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525 for other stencil recommendations.
  - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.



4220204/A 02/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.



# EXAMPLE BOARD LAYOUT

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



SOLDER MASK DETAILS

4220204/A 02/2017

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220204/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

# DB0016A



# PACKAGE OUTLINE

## SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



4220763/A 05/2022

### NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- Reference JEDEC registration MO-150.

# EXAMPLE BOARD LAYOUT

DB0016A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220763/A 05/2022

NOTES: (continued)


- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DB0016A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220763/A 05/2022

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW

**DW 16**

**SOIC - 2.65 mm max height**

7.5 x 10.3, 1.27 mm pitch

SMALL OUTLINE INTEGRATED CIRCUIT

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4224780/A



DW0016A

# PACKAGE OUTLINE

SOIC - 2.65 mm max height

SOIC



4220721/A 07/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
5. Reference JEDEC registration MS-013.

# EXAMPLE BOARD LAYOUT

DW0016A

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE  
SCALE:7X



SOLDER MASK DETAILS

4220721/A 07/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



# EXAMPLE STENCIL DESIGN

DW0016A

SOIC - 2.65 mm max height

SOIC



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:7X

4220721/A 07/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2023，德州仪器 (TI) 公司