

具有上升时间加速器的 TCA9416 超低电压 I²C 转换器

1 特性

- 适用于 I²C 应用中的 SDA 和 SCL 线路的 2 位双向转换器
- 在无方向引脚的情况下提供双向电压转换
- 高阻抗输出 SCL_A、SDA_A、SCL_B、SDA_B 引脚 (当 OE = 0V 或 V_{CC} = 0V 时)
- 根据相应的 V_{CC} 电压启用所有 SDA 和 SCL 引脚上的内部 10k Ω 上拉电阻器
- A 和 B 端口上均为 1.08V 至 3.6V
- V_{CC} 隔离特性: 如果任一 V_{CC} 输入接地 (GND), 则两个端口都处于高阻抗状态 (不包括上拉电阻)
- 无需电源定序: V_{CCA} 或 V_{CCB} 均可优先斜升
- 低至 2.5 μ A 的 I_{off} (当 V_{CCA} 或 V_{CCB} = 0V 时)
- OE 输入可直接连接至 V_{CCA}, 也可通过 GPIO 进行控制
- 闩锁性能超过 100mA, 符合 JESD 78 II 类规范
- ESD 保护性能超过 JESD 22 规范要求
 - 2500V 人体放电模型 (A114-B)
 - 1500V 充电器件模型 (C101)

2 应用

- 可穿戴设备
- 个人电子产品
- 服务器

3 说明

TCA9416 是一款具有输出使能 (OE) 输入以及上升沿和下降沿加速器的 2 位双向 I²C 和 SMBus 电压电平转换器。该器件在 A 侧和 B 侧均能以 1.08V 至 3.6V 的电压运行。因此, 该器件能够在典型的 1.2V、1.8V、2.5V 和 3.3V 电源轨之间, 进行任何高低逻辑信号电平切换。

OE 输入引脚的基准为 V_{CCA}, 可以直接连接至 V_{CCA}, 但也可以承受 3.6V 的电压。用户还可以对 OE 引脚进行控制, 将其设置为低电平, 使所有 SCL 和 SDA 引脚均处于高阻抗状态, 从而显著减少静态电流消耗。


在正常 I²C 和 SMBus 配置下, TCA9416 可以达到 SCL 频率为 100kHz (标准模式)、400kHz (快速模式) 或 1MHz (快速模式升级版) 的标准速度要求。

TCA9416 在 SCL_A、SDA_A、SCL_B 和 SDA_B 上具有内部 10k Ω 上拉电阻器。此外还可以向总线添加额外的上拉电阻器, 从而减小总上拉电阻并加快上升沿的上升速度。

器件信息

器件型号	封装 ⁽¹⁾	封装尺寸 (标称值)
TCA9416	X2SON (8)	1.35mm × 0.80mm
	SOT-23-T (8)	2.9mm × 1.6mm

(1) 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。



TCA9416 典型应用方框图



内容

1 特性	1	8.1 概述.....	12
2 应用	1	8.2 功能方框图.....	12
3 说明	1	8.3 特性说明.....	12
4 修订历史记录	2	8.4 器件功能模式.....	14
5 引脚配置和功能	3	9 应用和实现	15
6 规格	4	9.1 应用信息.....	15
6.1 绝对最大额定值.....	4	9.2 典型应用.....	15
6.2 ESD 等级.....	4	10 电源相关建议	17
6.3 建议运行条件.....	5	11 布局	18
6.4 热性能信息.....	5	11.1 布局指南.....	18
6.5 电气特性.....	6	11.2 布局示例.....	18
6.6 时序要求.....	7	12 器件和文档支持	19
6.7 开关特性.....	8	12.1 接收文档更新通知.....	19
6.8 典型特性.....	9	12.2 支持资源.....	19
7 参数测量信息	10	12.3 商标.....	19
7.1 电压波形.....	11	12.4 Electrostatic Discharge Caution.....	19
8 详细说明	12	12.5 术语表.....	19

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision * (February 2021) to Revision A (August 2021)

Page

• 将文档状态从：预告信息 更改为量产数据.....	1
----------------------------	---

5 引脚配置和功能




图 5-1.8 引脚 DTM (俯视图)




图 5-2.8 引脚 DDF (俯视图)

表 5-1. 引脚功能

名称	引脚		类型	说明
	DTM	DDF		
SCL_A	1	1	I/O	输入/输出 A。以 V _{CCA} 为基准。
VCCA	2	3	Power	A 端口电源电压。1.08V ≤ V _{CCA} ≤ 3.6V
SDA_A	3	4	I/O	输入/输出 A。以 V _{CCA} 为基准。
GND	4	6	GND	接地
SDA_B	5	5	I/O	输入/输出 B。以 V _{CCB} 为基准。
VCCB	6	7	电源	B 端口电源。1.08V ≤ V _{CCB} ≤ 3.6V
SCL_B	7	8	I/O	输入/输出 B。以 V _{CCB} 为基准。
OE	8	2	输入	输出使能 (高电平有效)。将 OE 引脚拉为低电平,使所有输出处于三态模式。以 V _{CCA} 为基准。

6 规格

6.1 绝对最大额定值

在推荐的自然通风条件下的工作温度范围（除非另外注明）

			最小值	最大值	单位
V_{CCA}	电源电压范围		-0.5	4	V
V_{CCB}	电源电压范围		-0.5	4	V
V_I	输入电压范围 ⁽¹⁾	A 端口	-0.5	4	V
		B 端口	-0.5	4	
V_O	应用到任一处于高阻抗或断电状态输出的电压范围 ⁽¹⁾	A 端口	-0.5	4	V
		B 端口	-0.5	4	
V_O	应用到任一处于高电平或低电平状态输出的电压范围 ^{(1) (2)}	A 端口	-0.5	4	V
		B 端口	-0.5	4	
I_{IK}	输入钳位电流	$V_I < 0$		-50	mA
I_{OK}	输出钳位电流	$V_O < 0$		-50	mA
I_O	持续输出电流			±50	mA
	通过 V_{CCA} 、 V_{CCB} 或 GND 的连续电流			±100	
T_{stg}	存储温度		-65	150	°C

(1) 如果遵守输入和输出电流额定值，则可能会超过输入和输出负电压额定值。

(2) 建议运行条件表中提供了 V_{CCA} 和 V_{CCB} 的值。

6.2 ESD 等级

			值	单位	
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 标准 ⁽¹⁾	A 端口、B 端口	±2500	V
			V_{CCA} , V_{CCB} , OE	±2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101 ⁽²⁾	±1000	V	

(1) JEDEC 文档 JEP155 指出：500V HBM 可实现在标准 ESD 控制流程下安全生产。

(2) JEDEC 文件 JEP157 指出：250V CDM 可实现在标准 ESD 控制流程下安全生产。

6.3 建议运行条件

在推荐的自然通风条件下的工作温度范围 (除非另外注明)

		V_{CCA}	V_{CCB}	最小值	最大值	单位	
V_{CCA}	电源电压			1.08	3.6	V	
V_{CCB}	电源电压			1.08	3.6	V	
V_I	输入电压	A 端口 I/O、B 端口 I/O、OE	0V 至 3.6 V	0V 至 3.6 V	0	3.6	V
V_{IH}	高电平输入电压	OE 输入	1.08V 至 3.6V	1.08V 至 3.6V	$V_{CCA} \times 0.65$	3.6	V
V_{IL}	低电平输入电压	OE 输入	1.08V 至 3.6V	1.08V 至 3.6V	0	$V_{CCA} \times 0.35$	V
T_A	自然通风工作温度			-40	125	°C	

6.4 热性能信息

热指标 ⁽¹⁾		TCA9416	TCA9416	单位
		DDF	DTM	
		8 引脚	8 引脚	
$R_{\theta JA}$	结至环境热阻	177.6	212.5	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	98.7	105.3	°C/W
$R_{\theta JB}$	结至电路板热阻	97.8	124.1	°C/W
ψ_{JT}	结至顶部特征参数	12.2	4.5	°C/W
ψ_{JB}	结至电路板特征参数	97.2	23.8	°C/W

(1) 有关传统和新热指标的更多信息，请参阅[半导体和 IC 封装热指标应用报告](#)。

6.5 电气特性

在推荐的自然通风条件下的工作温度范围 (除非另外注明)

参数		测试条件	V _{CCA}	V _{CCB}	最小值	典型值	最大值	单位
V _{UVLO_RISE}	UVLO 上升阈值	V _{UVLO} 对于 V _{CCA} 和 V _{CCB} 是独立的	0V 至 3.6 V	0V 至 3.6 V	0.65	0.9	1	V
V _{UVLO_FALL}	UVLO 下降阈值	V _{UVLO} 对于 V _{CCA} 和 V _{CCB} 是独立的	0V 至 3.6 V	0V 至 3.6 V	0.6	0.85	0.95	V
V _{RTA} ⁽¹⁾	RTA ⁽²⁾ 激活阈值		1.08V 至 3.6V	1.08V 至 3.6V	V _{CCI} × 0.30	V _{CCI} × 0.45		V
V _{FTA} ⁽¹⁾	FTA ⁽²⁾ 激活阈值		1.08V 至 3.6V	1.08V 至 3.6V		V _{CCI} × 0.60	V _{CCI} × 0.70	V
R _{PU}		V _I = 0.15 V	1.08V 至 3.6V	1.08V 至 3.6V	7.5	10	12.5	kΩ
I _I	OE	V _I = V _{CCA} 或 GND	1.08V 至 3.6V	1.08V 至 3.6V		±0.1	±1	μA
I _{OZ}	A 或 B 端口	OE 小于 V _{IL}	1.08V 至 3.6V	1.08V 至 3.6V		0	±2.5	μA
I _{关闭}	A 端口	V _I = 3.6V, V _O = 0V (T _A ≤ 85 C)	0V	0V 至 3.6 V		±0.1	±0.5	μA
	B 端口	V _I = 3.6V, V _O = 0V (T _A ≤ 85 C)	0 至 3.6 V	0V		±0.1	±0.5	
	A 端口	V _I = 3.6V, V _O = 0V (T _A ≤ 125 C)	0V	0V 至 3.6 V		±0.1	±2.5	
	B 端口	V _I = 3.6V, V _O = 0V (T _A ≤ 125 C)	0 至 3.6 V	0V		±0.1	±2.5	
I _{CC_OFF}	V _{CCA}	V _I = V _O = 开路, I _O = 0, OE = 0V	1.08V 至 3.6V	1.08V 至 3.6V		4	13	μA
	V _{CCB}	V _I = V _O = 开路, I _O = 0, OE = 0V				3	13	
I _{CCA}		V _I = V _O = 开路, I _O = 0, OE = V _{CCA}	1.32 V	1.32 V 至 3.6 V		3	6	μA
			1.98 V	1.32 V 至 3.6 V		4	10	
			3.6V	1.32 V 至 3.6 V		6	14	
			0V	1.32 V 至 3.6 V	-0.5	0		
			1.32 V 至 3.6 V	0V		3	12	
I _{CCB}		V _I = V _O = 开路, I _O = 0, OE = V _{CCA}	1.32 V 至 3.6 V	1.32 V		1.5	6	μA
			1.32 V 至 3.6 V	1.98 V		2	8	
			1.32 V 至 3.6 V	3.6V		5	12	
			1.32 V 至 3.6 V	0V	-0.5	0		
			0V	1.32 V 至 3.6 V		1	7	
I _{CCA} + I _{CCB}		V _I = V _O = 开路, I _O = 0, OE = V _{CCA}	1.32 V	1.32 V		4	12	μA
			1.98 V	1.98 V		6	15	
			3.6V	3.6V		11	23	
R _{on}		V _I = 0.2V, I _O = 2mA	1.08 V	1.08 V		28	50	Ω
			1.08V, 1.8V	1.8V, 1.08V		28	50	
			1.65V	1.65V		15	25	
			1.08V、3.0V	3.0V、1.08V		30	55	
			1.65V、3.0V	3.0V、1.65V		15	25	
			3.0V	3.0V		10	15	
C _I	OE		3.3V	3.3V		2.5	4	pF
C _{io}	A 或 B 端口		0V、1.08V、3.6V	0V、1.08V、3.6V		7	10	pF

(1) V_{CCI} 是与输入端口相关的 V_{CC}。

(2) RTA 是“上升时间加速器”，FTA 是“下降时间加速器”

6.6 时序要求

在自然通风条件下的工作温度范围内测得 (除非另有说明)。 $T_A = 25^\circ\text{C}$ 、 $V_{CC} = 3.3\text{V}$ 下的典型规格 (除非另有说明)。


参数		测试条件	最小值	典型值	最大值	单位
t_{RTA}	从 V_{RTA} 到 RTA 禁用的时间	SDA,SCL = Hi-Z EN = V_{CC}		80	210	ns

6.7 开关特性

在推荐的自然通风条件下的工作温度范围 (除非另外注明)

参数	FROM (输入)	TO (输出)	测试条件	最小值	典型值	最大值	单位
t _{PHL}	A	B	V _{CCA} = 1.08 V		17	30	ns
			V _{CCA} = 1.8V		10	20	
			V _{CCA} = 2.5 V		7	25	
			V _{CCA} = 3.6 V		6	23	
t _{PLH}	A	B	V _{CCA} = 1.08 V		9	25	ns
			V _{CCA} = 1.8V		5	20	
			V _{CCA} = 2.5 V		4	20	
			V _{CCA} = 3.6 V		2	20	
t _{PHL}	B	A	V _{CCB} = 1.08 V		17	30	ns
			V _{CCB} = 1.8 V		10	20	
			V _{CCB} = 2.5 V		7	25	
			V _{CCB} = 3.6 V		6	23	
t _{PLH}	B	A	V _{CCB} = 1.08 V		9	25	ns
			V _{CCB} = 1.8 V		5	20	
			V _{CCB} = 2.5 V		4	20	
			V _{CCB} = 3.6 V		2	20	
t _{SK(O)-RISE}	通道间上升沿偏斜 (传播)					8	ns
t _{SK(O)-FALL}	通道间下降沿偏斜 (传播)					8	ns
t _{en}	OE	A 或 B			70	350	ns
t _{dis}	OE	A 或 B			60	160	ns
t _{rA}	B 端口	A 端口	V _{CCA} = 1.08 V		18	35	ns
			V _{CCA} = 1.8V		12	30	
			V _{CCA} = 2.5 V		11	25	
			V _{CCA} = 3.6 V		10	25	
t _{rB}	A 端口	B 端口	V _{CCB} = 1.08 V		18	35	ns
			V _{CCB} = 1.8 V		12	30	
			V _{CCB} = 2.5 V		11	25	
			V _{CCB} = 3.6 V		10	25	
t _{fA}	B 端口	A 端口	V _{CCA} = 1.08 V		13	30	ns
			V _{CCA} = 1.8V		12	30	
			V _{CCA} = 2.5 V		12	35	
			V _{CCA} = 3.6 V		11	40	
t _{fB}	A 端口	B 端口	V _{CCB} = 1.08 V		13	30	ns
			V _{CCB} = 1.8 V		12	30	
			V _{CCB} = 2.5 V		12	35	
			V _{CCB} = 3.6 V		11	40	

6.8 典型特性



Min(V_{CCA}, V_{CCB}) 表示使用 V_{CCA} 或 V_{CCB} 的较低电压。例如，如果 V_{CCA} = 1.8V 且 V_{CCB} = 3.3V，则 Min(V_{CCA}, V_{CCB}) 为 1.8V。

图 6-1. R_{ON} (Ω) 与 Min(V_{CCA}, V_{CCB}) (V) 间的关系




图 6-2. ICCA (μA) 与 V_{CCA} (V) 间的关系





图 6-3. ICCB (μA) 与 V_{CCB} (V) 间的关系

7 参数测量信息



TEST CIRCUIT FOR OPEN-DRAIN OUTPUT

Copyright © 2017, Texas Instruments Incorporated

图 7-1. 用于脉冲持续时间、传播延迟、输出上升时间和下降时间测量的负载电路

1. $R_L = 1.35k\Omega$
2. R_T 端接电阻应等于脉冲发生器的 Z_{OUT} 。
3. C_L 包括探头和夹具电容。在 B 侧时， $C_L = 50pF$ 。
4. 所有输入脉冲由具有以下特性的发生器提供： $PRR \leq 10MHz$ ， $Z_O = 50\Omega$ ，压摆率 $\geq 1V/ns$ 。
5. t_{PLZ} 和 t_{PHZ} 与 t_{dis} 一样。
6. t_{PZL} 和 t_{PZH} 与 t_{en} 一样。
7. V_{CCI} 是与输入端口相关的 V_{CC} 。
8. V_{CCO} 是与输出端口相关的 V_{CC} 。

7.1 电压波形





图 7-2. 传播延迟时间



1. C_L 包括探头和夹具电容。
2. 图 7-3 中的波形 1 针对内部输出 (output with internal), 这样输出为高电平, 除非 OE 为高电平 (请见 图 7-1)。图 7-3 中的波形 2 针对条件输出 (output with conditions), 这样输出为低电平, 除非 OE 为高电平。
3. 所有输入脉冲由具有以下特性的发生器提供: $PRR \leq 10\text{MHz}$, $Z_O = 50\ \Omega$, $dv/dt \geq 1\text{V/ns}$ 。
4. 每次测量这些输出中的一个, 每次测量转换一次。
5. t_{PLZ} 和 t_{PHZ} 与 t_{dis} 一样。
6. t_{PZL} 和 t_{PZH} 与 t_{en} 一样。
7. t_{PLH} 和 t_{PHL} 与 t_{pd} 一样。
8. V_{CCI} 是与输入端口相关的 V_{CC} 。
9. V_{CCO} 是与输出端口相关的 V_{CC} 。


图 7-3. 启用和禁用时间

8 详细说明

8.1 概述

TCA9416 器件是专为转换逻辑电压电平而设计的无方向电压电平转换器。A 和 B 端口能够接受 1.08V 至 3.6V 范围内的 I/O 电压。该器件是一种带有边沿速率加速器（单次触发）的导通栅极架构，可提高整体数据速率。为了方便使用，此器件内已集成 10k Ω 上拉电阻器（通常被用在开漏应用中），这样就不再需要外部电阻器了。当 TCA9416 被禁用时，单发也被禁用，但内部上拉仍然启用。上拉电阻器在电源电压上进行门控。当电源高于 UVLO 时，该特定侧（A 与 B）的开路电阻器被启用。

8.2 功能方框图



8.3 特性说明

8.3.1 架构

TCA9416 架构（请参阅图 8-1）是基于自动方向感应的转换器，它不需要方向控制信号来控制从 A 到 B 或从 B 到 A 的数据流方向。




图 8-1. TCA9416 器件的架构

这两个双向通道无需方向控制信号即可支持双向数据流。通过适当偏置导通 FET 的栅极，当任一端输入电压降至低于两个电源中最低电压约 1 电压阈值时，FET 可导通（低 $R_{DS(ON)}$ ）。

TCA9416 属于 TI “开关”型电压转换器系列，采用关键电路来实现这种电压转换：

1. 将 A 端口连接到 B 端口的 N 沟道导通栅极晶体管拓扑。
2. 输出上升时间加速器电路，用于检测和加速 A 或 B 端口的上升沿
3. 输出下降时间加速器电路，用于检测和加速 A 或 B 端口的下降沿

对于双向电压转换，器件中包含开路电阻器以提供直流电流源能力。N 沟道导通晶体管的 V_{GATE} 栅极偏置设置为较低的电源电压，可以用 $\text{MIN}(V_{CCA}, V_{CCB})$ 表示。

上升和下降时间加速器（分别为 RTA 和 FTA）电路通过监控输入边沿的转换来加快输出压摆率，帮助保持器件的数据速率。在低电平转高电平信号的上升沿期间，上升时间加速器（RTA）电路导通以提高驱动器的电流驱动能力。这种边沿速率加速通过在低电平到高电平转换期间绕过内部 $10\text{k}\Omega$ 上拉电阻器来提供高交流驱动，从而加快信号速度。在此加速阶段，驱动器的输出电阻降低到大约 150Ω 。在高电平转低电平信号的下降沿期间，下降时间加速器（FTA）开启以增加驱动器的电流驱动能力，类似于上升时间加速器。这有助于减少大容量负载的下降时间。对于轻容性负载，下降时间加速器将不会启用。

上升和下降时间加速器都有逻辑来控制其打开和关闭的速率，从而减少振铃和过冲/下冲。

8.3.2 启用和禁用

TCA9416 具有 OE 输入，用于通过将 OE 设为低电平来禁用器件，从而防止任何信号在器件上传播。该引脚以 V_{CCA} 电源为基准。上升和下降时间加速器也被禁用。请注意，如果电源高于 V_{UVLO} ，内部上拉电阻器仍将被启用。禁用时间 (t_{dis}) 表示 OE 引脚变为低电平与输出实际进入高阻抗状态之间的延迟。启用时间 (t_{en}) 表示 OE 引脚为高电平之后，用户必须使单次电路变为可用的时间量。

8.3.3 I/O 线路上的上拉电阻器

每个 A 端口 I/O 具有一个针对 V_{CCA} 的内部 $10\text{k}\Omega$ 上拉电阻器，而每个 B 端口具有一个针对 V_{CCB} 的内部 $10\text{k}\Omega$ 上拉电阻器。如果需要更小值的上拉电阻器，必须在 I/O 与 V_{CCA} 或 V_{CCB} 之间添加一个外部电阻器（与内部 $10\text{k}\Omega$ 电阻器并联）。但是，增加较低值的上拉电阻会影响 V_{OL} 电平。 $\text{k}\Omega$ 不应低于 $1.5\mu\text{s}$ 。TCA9416 的内部上拉电阻由其各自的电源控制。电阻器具有反偏置保护，因此，如果电源关闭，电流不能通过电阻器流回电源。如果电源高于 V_{UVLO_RISE} ，则其侧的上拉电阻器将被启用。

8.4 器件功能模式

TCA9416 器件有两种功能模式：启用和禁用。要禁用该器件，请将 OE 输入设置为低电平，这会禁用上升时间和下降时间加速器，并防止信号通过通道传播。内部上拉电阻器不受 OE 输入的影响。将 OE 输入设定为高电平将启用该器件。

9 应用和实现


备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

9.1 应用信息

TCA9416 可用于弥合两个电压节点之间的数字开关兼容性差距，从而成功连接电子系统中的逻辑阈值电平。它应该用于点对点拓扑结构中，用于将在不同接口电压下运行的器件或系统相互连接起来。主要目标应用于连接数据 I/O 上的开漏驱动器，例如 I²C 或 SMBus，其中数据是双向的，没有可用的控制信号。

9.2 典型应用



OE 以 V_{CCA} 为基准

图 9-1. 典型应用电路

9.2.1 设计要求

对于这个设计示例，请使用表 9-1 中列出的参数。

表 9-1. 设计参数

设计参数	示例值
输入电压范围	1.08 至 3.6 V
输出电压范围	1.08 至 3.6 V

9.2.2 详细设计流程

要开始设计过程，请确定以下内容：

- 输入电压范围
 - 使用正在驱动 TCA9416 器件的器件电源电压来确定输入电压范围。要获得一个有效的逻辑高电平，这个值必须超过输入端口的 V_{IH}。要获得一个有效的逻辑低电平，这个值必须小于输入端口的 V_{IL}。
- 输出电压范围
 - 使用 TCA9416 器件正在驱动的器件电源电压来确定输出电压范围。
 - TCA9416 器件具有 10kΩ 内部上拉电阻器。如果需要的话，可增加外部上拉电阻器来减少信号迹线上的总 RC。

9.2.2.1 大容量负载失配的启动注意事项

由于该转换器采用基于 FET 的架构，因此系统设计人员在上电期间必须注意一些事项，因为两侧之间的电容差异很大。如果一个具有较小电容的电源已经上电，而另一个正在斜升（OE 引脚为高电平），则负载较重的一侧可能会比电源斜升得慢，因为只有一个内部 $10k\Omega$ 上拉电阻。在这种情况下，一旦满足上升的 POR 阈值，器件就会启用所有电路。如果大电容侧尚未上升到电源的约 70% 以上，则器件将其确定为低电平，并短暂打开下降时间加速器以传播低电平。一旦下降时间加速器超时，信号就会上升并处于空闲状态。

这种现象可以通过将 OE 引脚保持为低电平（禁用）直到所有电源和总线都加速上升来消除，因为这会明确禁用总线加速电路，直到总线完成上电。较慢的电源斜升也有助于减少这种情况，因为如果斜升较慢，总线电压会更接近电源。

9.2.3 应用曲线




图 9-2. 1MHz 信号的电平转换

10 电源相关建议

TCA9416 在 1.08V 至 3.6V 范围之外没有电源限制。 V_{CCA} 可以高于或低于 V_{CCB} 。内部电路将自动选择合适的电源以正确支持转换。 V_{CCA} 也可以与 V_{CCB} 相同，并且该器件可以用作缓冲器。

在上电运行期间，每个电源的时序不会损坏器件，因此任一电源都可以首先斜升。输出使能 (OE) 输入电路被设计成当 (OE) 输入为低电平时，输出被禁用。没有信号可以传播，并且上升时间和下降时间加速器被禁用，但内部开路电阻器仍旧不受影响。为了确保输出在加电或断电期间为高阻抗状态，OE 输入引脚必须通过一个下拉电阻器接至 GND，并且在 V_{CCA} 和 V_{CCB} 完全斜升且稳定前一定不能被启用。如果 OE 接至 V_{CCA} ，这是可以的，但在上电期间可能会导致总线出现毛刺脉冲，具体取决于容性负载和斜升速率。对地下拉电阻器的最小值由驱动器的电流供源能力确定。

11 布局

11.1 布局指南

为了确保器件的可靠性，建议按照以下常见印刷电路板布局布线指南进行操作。

1. 应在电源上使用旁路电容器，并应尽可能靠近 V_{CCA} 、 V_{CCB} 引脚和 G_{ND} 引脚放置。
2. 为了避免过多负载，应该使用短迹线。
3. 保持 SCL 和 SDA 长度接近以防止信号偏斜。
4. PCB 信号布线长度必须保持足够短，以使任何反射的往返延迟小于单次持续时间，大约 $30ns$ 。确保任何反射在源驱动器处都遇到低阻抗。

11.2 布局示例




图 11-1. TCA9416 布局示例 (DDF)

12 器件和文档支持

12.1 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [订阅更新](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

12.2 支持资源

TI E2E™ 支持论坛 是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题可获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《[使用条款](#)》。

12.3 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

12.4 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

12.5 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

重要声明和免责声明

TI 提供技术和可靠性数据 (包括数据表)、设计资源 (包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源, 不保证没有瑕疵且不做任何明示或暗示的担保, 包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任: (1) 针对您的应用选择合适的 TI 产品, (2) 设计、验证并测试您的应用, (3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。这些资源如有变更, 恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务, TI 对此概不负责。

TI 提供的产品受 TI 的销售条款 (<https://www.ti.com/legal/termsofsale.html>) 或 [ti.com](https://www.ti.com) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

邮寄地址: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2021, 德州仪器 (TI) 公司

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TCA9416DDFR	ACTIVE	SOT-23-THIN	DDF	8	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2JGF	Samples
TCA9416DTMR	ACTIVE	X2SON	DTM	8	5000	RoHS & Green	NIPDAU NIPDAUAG	Level-1-260C-UNLIM	-40 to 125	LC	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TCA9416DDFR	SOT-23-THIN	DDF	8	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TCA9416DTMR	X2SON	DTM	8	5000	180.0	9.5	0.93	1.49	0.43	2.0	8.0	Q1
TCA9416DTMR	X2SON	DTM	8	5000	178.0	8.4	0.93	1.49	0.43	2.0	8.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TCA9416DDFR	SOT-23-THIN	DDF	8	3000	210.0	185.0	35.0
TCA9416DTMR	X2SON	DTM	8	5000	189.0	185.0	36.0
TCA9416DTMR	X2SON	DTM	8	5000	205.0	200.0	33.0




DTM0008A

PACKAGE OUTLINE

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- The package thermal pad(s) must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DTM0008A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:40X



SOLDER MASK DETAILS

4224755/B 10/2022

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

DTM0008A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.075 mm THICK STENCIL
SCALE: 40X

4224755/B 10/2022

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


DDF0008A



PACKAGE OUTLINE

SOT-23 - 1.1 mm max height

PLASTIC SMALL OUTLINE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

EXAMPLE BOARD LAYOUT

DDF0008A

SOT-23 - 1.1 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:15X



NON SOLDER MASK
DEFINED



SOLDER MASK
DEFINED

SOLDER MASK DETAILS

4222047/C 10/2022

NOTES: (continued)

4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DDF0008A

SOT-23 - 1.1 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4222047/C 10/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司