

## CDMA2000多载波系统可行性研究

作者: Brad Brannon和Bill Schofield

### 摘要

本应用笔记旨在阐明实现CDMA2000多载波收发机的可行性以及子系统的主要性能要求。

### 一般框图

图1给出了本文使用的一般框图。虽然实际应用有很多设计变化，但是该架构基本体现了接收部分的主要内容，它是一套灵活的无线电平台，可轻松实现包括WCDMA、CDMA2000和TD-SCDMA在内的多种通信标准。

此架构的部分变化包括高或低中频采样以及接收部分直接变频等。尽管后者目前不适合用于多载波应用，但他被认为是不远的将来一项低成本、高性能的解决方案。在发射路径中，如果提供一定量的同相与正交(IQ)平衡，直接RF调制适用于大多数应用。直接RF调制意味着成本最低的发射路径。对于需要高性能而无IQ平衡网络的应用，超外差式IF上变频则是另一种良好的选择。




图1.ADI宽带多载波TRX通用平台CDMA2000/WCDMA/TD-SCDMA

除上面讨论的电路原理图方面的差异以外，还有许多装配选项具有较大的影响。这些选项包括系统级分割，如Rx和Tx电路板相分离，无线电和基带处理和芯片分割等。例如，将收发功能集成在单一封装中的MxFE功能。该选项有利于提高集成度，降低成本，是低容量系统选项的优秀替代方案。其他选项包括，组合ADC和RSP以提高集成度、降低成本，同时规避进出口限制。这些以及其他选项都值得深入探讨。

## CDMA2000

本报告的技术规范取自3GPP2、EIA和TIA技术规范。此标准的关键技术规格是参考灵敏度、频带布置和阻塞要求。其前提假设是，Band Class 0是参考点并且其他频带种类的性能通过调整BTS的电平规划实现。

## 接收部分

**接收机工作条件：**根据标准，频带0、2、3、5、7、10、11和12最低要求灵敏度为-117 dBm/1.23 MHz。频带1、4和6要求-119 dBm/1.23 MHz的灵敏度。也即第一组频带每赫兹信号密度为-178 dBm/Hz，第二组频带每赫兹信号密度为-180 dBm/Hz。

第二组条件涉及单音降敏。此条件限制多载波应用可能的转换增益量，因此是重要的决定条件。虽然Band Class 0所列为+50 dBc ( $\pm 750$  kHz偏离) 的阻塞，但+87 dBc ( $\pm 900$  kHz偏离) 也属于限制因素。Band Classes 1、4、6、7、8和10的最大降敏水平为+80 dBc，从而允许更高的增益。

最后需要考虑的是交调性能。为了实现较佳的交调性能，两个或更多窄带信号置于相邻信道。根据设计，一个不良信号的交调产物会落在距信道中心约100 kHz范围内，对接收机造成潜在影响。最差的条件是Band Class 0，此条件下交调信号必须为+72 dBc(信号音的间距和数量取决于部署频带和CDMA载波的数量)。如果参考灵敏度为-117 dBm，则每交调项会产生-45 dBm的功率。

也存在其他阻塞条件，但我们假设频带选择滤波器和抗混叠滤波相结合足以从信号路径消除这些信号而使其不进入ADC的动态范围考量。这种情况适用于中频采样和直接变频。

**假设条件：**有了这些信息后，即可确定前端设计信息。如果接收机的目标是用作多载波接收机，则天线端最大的信号约为-30 dBm，转换器满量程为4 dBm rms(2 V峰峰值， $200\Omega$ )；可以使用最高34dB的固定转换增益，无裕量支持。增益为30dB时会使ADC的驱动最大均方根信号达0 dBm左右，在上限处剩下4dB，可当作附近其他强信号的功率余量或元件余量。由于目前的接收机一般都集成了LNA、无源混频器和滤波元件，可使用噪声系数低于3dB(不包括ADC)的典型下变频器模块。利用这些数字可进行如下计算。许多应用会要求额外的动态范围。此外，如果考虑布设缆线及其他硬件的损耗和元件容差的变化，则应考虑可变增益配置。

假设串行线路时钟速率是614.4MHz的倍数，选择与此值成整数比的时钟可简化时钟树设计。对于ADC，逻辑时钟速率是61.44MSPS和122.88MSPS。也存在其他可能，各有各的优点。下一代转换器具有更高的采样速率，因此能够在可能的时候发挥优势。但需要进行权衡。更高的采样速率有助于扩展更宽频带的转换器噪声并导致相对宽松的转换器技术规范。这在一定程度上来说是件好事，因为设计用于以更高速率运行的转换器具有更宽的带宽，从而使更多噪声被数字化，总之导致信噪比(SNR)变得更低。最后，61.44MSPS和122.88MSPS之间的理论差异为3dB。比较采用以上采样速率的两个转换器，以较低速度运行的转换器必须比高速器件大3dB，才能实现同等的性能(其他均相等)。如果性能优于3dB，则采样速率更低的器件更好。否则，使用更高的采样速率更具优势。当然，也可以使用其他速率，比如92.16 MSPS，但需要略微不同的时钟电路。表1概述了使用更高速率转换器可以实现的性能要求放松。如果所选转换器的性能好于允许的性能降低，那么使用该转换器所实现的性能就是有利的。使用表1所示的任一时钟值都允许WCDMA和CDMA2000之间的共同操作。

表1

采样速率	61.44MSPS	92.16MSPS	122.88MSPS
最大放松	0 dB	1.77 dB	3 dB

**ADC信噪比要求：**采用上述转换增益和噪声系数(NF)，现在可以计算ADC信噪比(SNR)了。假设天线端的噪声谱密度(NSD)为-174 dBm/Hz，ADC输入端的噪声谱密度(NSD)为-141 dBm/Hz(-174 + 30 + 3)。这里假定ADC奈奎斯特频带之外的噪声使用抗混叠滤波器过滤，以防止ADC采样时出现混叠前端热噪声。理想情况下，ADC噪底应至少比此低10 dB或为-151 dBm/Hz。采样速率为92.16 MHz时，SNR为79.4dB。目前，只有一种ADC能够实现这种水平的性能——AD9446。如果使用任何其他转换器，都需要一定的折衷。部分较为合理的选项包括：

1. 增加受ADC的削波点限制的固定转换增益(见表2)。
2. 增加自动增益控制功能，该功能在超过-45 dBm双音电平之后作出响应。这确保在此点之下的最大增益并使参考灵敏度保持最高达到规范规定的阻塞电平为+80dBc或+87 dBc。
3. 减少ADC噪底和热噪底之间的余量，使ADC能够对接收机的总体NF产生影响。参见2001年6月《在线无线设计和开发》在线版“DNL及其对转换器性能的部分影响”，确定其如何对接收机性能造成不利影响。
4. 增加模拟前端的NF，迫使前端的噪声接近高于ADC噪声10 dB。

选项3和4对总体接收机特性具有类似影响，对灵敏度也如此。但是，因为ADC噪声并非白噪声，所以如果允许ADC对噪底产生影响，则会造成各种异常。因此，选项4与选项3相比能提供更好的总体性能。选项1不能容许生产运行中经常产生的元件变化，因此会损失总体接收机余量，进而造成性能不足。因此，选项2总体来说是更好的选择。

选项2包括对元件容差的余量，因此允许最大的灵活性和总体性能。增益控制包括会难以管理的约束和限制。例如，增益必须足够慢，以避免对通常发生的信号包络(如信号音之间的拍频)进行不必要的跟踪。但是，增益也必须足够快，以跟踪深度衰落。为了限制额外的交调问题，应使增益升至最大，直至达到双音水平。超过此点，可逐渐降低增益，以防ADC的削波。对于Band Class 0，双音要求为-45 dBm。可通过限制转换增益来降低超过-42 dBm的信号功率(考虑两个-45 dBm信号音的信号峰化)。如果满量程为4dBm，转换增益可高达46dB。但是，标称增益42在顶部留下数分贝以提升交调性能并且考虑元件容差的变化。假设带外信号被充分消除，通过最大带内阻塞来设置最小增益。因此，如在上一节中所讨论，如果存在87 dBc阻塞，增益应降低至30，同样在顶部留下数分贝余量以考虑元件容差的变化。

使用12 dB范围有利于数字域的增益控制，在数字域中左移或右移一位可使增益偏移6 dB，使增益的数字补偿轻而易举。

使用此配置，可在控制或校准环路中调整绝对增益，以将器件间变化考虑在内，因此当绝对增益随系统而变化时，范围仍保持处于12dB。如果需要调整增益以补偿系统变化，则要求大于42 dB至30dB的总体范围，但增益偏移应保持12dB。在42dB的高增益配置中，NF必须约为3dB并且NF可随增益降低而增加至6 dB。




图2

对于42 dB的标称增益，两个分别处于-45 dBm的信号进入ADC的峰值功率将为0 dBm，在ADC满量程之前留下约5 dB的余量。增益为42 dB且模拟前端NF为3 dB时，ADC输入端的噪声水平为-129 dBm/Hz。92.16 MSPS时，典型14位ADC可在72 dBFS和75 dBFS的SNR之间传输，视器件和输入频率而定。在这些条件下，ADC的噪声密度在-144 dBm/Hz和-147 dBm/Hz之间。最差情况下，前端热噪声比ADC噪声高15 dB，因此ADC对NF的总贡献为0.1 dB，使其提高至3.1 dB。当增益为最小值(30dB)而NF为最大值时，总NF为7dB，包括AFE和ADC。在此条件下，前端噪声和ADC噪声之间的余量降低但得到缓和，因为NF随增益降低而提高，因此在某种程度上减小了增益降低对噪声的影响。

在高转换增益和低总体NF(约3.1dB)条件下，灵敏度大于所需技术规范并主要受NF限制。对于800 MHz频带，声音信道的静态灵敏度比要求的-117 dBm大8 dB左右(见表2)。

对于87dBc(-30 dBm, 800MHz频带)单音阻塞的情况，需要降低增益，如前所述。标称而言，增益设置应在-42 dBm时改变。这在交调测试水平之后进行，以防发生额外交调问题，并且必须在执行单音降敏测试之前完成。此处可以利用模拟技术或者一个RSP(如AD6636)的数字AGC特性。假设初始增益为42 dB，增益可降低12 dB(两个6 dB步进)，从而在低设置中产生30 dB的总体增益。转换增益的关键因素是在高增益情况下使热噪声超过ADC的噪声。完成这一点，任何超额增益都可用于实现任何需要的余量。

增益降低至30 dB时，NF增加。假设增益控制处于IF而非RF衰减，预计NF会适度增加。若假设NF提高至7dB(包括ADC)，则针对中频采样提供以下条件：在ADC的输入端，来自ADC的噪声约为-146dBm/Hz(4dBmADC满量程，73 dB SNR和92.16 MHz 采样速率)，以ADC为基准的前端的

噪声为-138 dBm/Hz(-174 dBm/Hz + 30 dB(增益) + 6 dB(NF))。结果是通过ADC，总体噪声密度为-137.4 dBm/Hz。CDMA2000信道中的总噪声可通过简单积分得出。在1.25 MHz以上，总噪声通过ADC为-76.4 dBm。为了留出余量，阻塞比转换器的满量程低数分贝。最后，在天线引脚上以-117开始的所需CDMA2000信号通过ADC达到-87 dBm。SNR等于-10.6 dB。解扩频后，可产生约10.4 dB的有效SNR。因为只要求5 dB，所以有充足的SNR来提供合理的BER。

换一种方式，5 dB的Eb/N0需要-117 dBm的参考灵敏度。使用21 dB的理想解扩频增益，带内噪声可比所需带内信号大16 dB。因此，以天线为基准，总热噪声可以为-101 dBm或-162 dB/Hz。要确定电子器件产生多少噪声，必须去掉天线产生的噪声。结果是最差的NF可高达12 dB，能轻松满足当前的设计和器件。

针对单音降敏，可假设用户功率为-117 dBm。如果不存在阻塞，所接收SNR为13.5 dB。如果存在阻塞，增益降低至30 dB，SNR降至10 dB。由这些数据可看出，这种配置看起来不需要用户功率增加3dB。因此，过多的SNR表明可以在电路的其他地方分配额外的余量。

尽管直接下变频尚未进入多载波市场，但因简单、成本低而成为了首选架构。但这种方法有可能在开发新多载波产品时出现，因此在此将其纳入了考虑范围。目前的限制在于正交解调器和数据转换器。对于多载波应用，通过解调器和数据转换器进行IQ平衡和次级交调都是至关重要的因素。除此以外，数据转换器还需达到与中频采样变化相同的一般性能水平，其优势在于频率输入范围较低。

表2

增益	AFE 噪声系数	总噪声 系数	0 dB信噪比	有效信噪比 @ -117 dBm	标称增益 跳变点	ADC削波点
40 dB	3 dB	3.1 dB	130.5 dB	13.9 dB	-42	-38 dBm
36 dB	4.5 dB	4.9 dB	129.1 dB	12.1 dB	-36	-32 dBm
30 dB	6 dB	7 dB	127.0 dB	10 dB	-30	-26 dBm




图3

多载波应用存在若干问题。主要问题是正交平衡和偶阶交调。正交不平衡所造成的镜像引起直流相反侧上的阻塞。因此，正频域中的强信号由于镜像不匹配而造成负频域中的阻塞。模拟器件的IQ平衡不大可能不会有明显改善；但是，用户可以在模拟或数字域中的信号路径的其他地方补偿此点。采用对称频率规划，解调器性能必须与中频采样架构相同。例如，如果存在窄带阻塞，不平衡所造成的镜像不应像中频采样系统中的谐波一样阻塞直流另一侧上的信号。此要求在下一节中讨论。

除不平衡以外，偶阶交调(尤其是二阶)也会造成阻塞问题。对于偶阶失真，带内所有信号的幅度调制(AM)都以直流形式出现。虽然LO泄漏与IQ不平衡关联更大，但其也会以直流形式出现。此处，杂散要求也在下一节予以讨论。

许多数字域正交平衡问题将在后面的章节中给予更充分的讨论。为此，需要采用一些手段以解决IQ增益失配、直流偏置、IQ相位校正和复合基带调谐等问题。为了处理部分这类问题，AD6636提供了具有针对性的多种补偿功能。AD6636不但适用于多载波中频采样，而且适用于多载波信号的IQ信号处理，包括IQ增益调节、自动直流偏置校正、IQ相位校正等功能，同时还具有执行复合基带调谐的能力。

针对直接变频，必须考虑几个其他因素。首先，采样速率越低越好，但并不硬性要求。由于需要两个转换器，因此低采样速率的转换器可能用于使数字处理和功率尽量保持于低位。采样速率有可能是61.44 MSPS，可提供61.44 MHz的满量程复合带宽。如果ADC保持相同的输入范围，则允许3 dB的增益增加，因为解调器还分割两个ADC之间的功率和与典型频率转换级相关的损耗。如果不增加这点增益，则会损耗3 dB(约数)的ADC范围。在数字处理中，这些信号再次相加，产生的信号比原信号高3 dB，同时含有ADC本底噪声，比两个ADC的不相关本底噪声高3 dB。同时，与ADC有效本底噪声影响一样，ADC的有效输入范围也高出3dB。结果抵消一定的一阶灵敏度，因为信号电平和噪声的提高量相同。如果信号路径包括额外3dB增益，则IP3要求会与系统的满量程成比例增加。首先，各个ADC同时还须达到中频采样的相同要求。尽管采样速率低于中频采样在其他情况下可能使用的采样速率，但噪声带宽等于全采样速率。结果，噪声性能类似于工作于122.88 MSPS下的中频采样解决方案，而且额外具有两种优势。首先，由于模拟信号处于基带水平，因此时钟抖动不再成为问题。第二，由于模拟信号处于基带水平，因而不受转换器的输入压摆率限制，而该因素是导致中频采样系统谐波失真的罪魁祸首。最后，基带转换器相同位数的典型SNR可明显高于中频采样转换器，因为带宽可以降低，从而进一步提高SNR性能。

**SFDR要求:** 杂散性能在技术规范中不是那么显要。不过，标准中对SFDR提出了几条指导要求。主要是单音和双音阻塞技术规范。如前所述，单音测试的形式是50 dBc和87 dBc或80 dBc的窄带阻塞，视工作频带而定。在本示例中，接收机不能通过增益降低或者通过直接干扰来降敏。对于双音测试，两个-45 dBm的载波设置为900 kHz和1.7 MHz失调，该条件允许交调产物自信道中心下降100 kHz。因此，这两个因素决定可以测量杂散电平的条件。在各测试中，信号电平增加3 dB，以保持相同的性能水平；但是，已经证实正常增益控制环路不需要这一增加。这表明允许噪底增加3 dB严格取决于杂散性能。因此，这两个测试条件所产生杂散的功率等于一个CDMA2000信道内的噪声。在天线端，是有效噪声功率加上接收机的NF。增益最大时，约为3.1 dB，包括ADC。因此，天线端口的总有效噪声约为-171 dBm/Hz。积分超过1.25 MHz的噪声得出-110 dBm/1.25 MHz。对于最小增益，总NF约为7 dB，噪声密度为-167 dBm/Hz或-106 dBm/1.25 MHz。如果针对其个别情况允许由阻塞所致的能量等于此功率(-106 dBm)，则杂散也可处于同一水平。因为此窄带信号与rake接收机之后的扩频序列不相关，所以看起来只是增加的高斯白噪声。

最差情况降敏处于87 dBc(或-30 dBm)。在此情况下，转换增益已标称降低至30 dB，NF约为7 dB。如前面的段落所指示，在天线端，此信号音的杂散产生的容许噪声等于-167 dBm/Hz(或-106 dBm/1.25 MHz)。如果ADC贡献比此水平低6 dB，信号链中的其他器件会提供失真。因此，ADC必须相对于天线端口贡献-112 dBm，或者包括以ADC输入为

基准的标称30 dB转换增益-82 dBm。如果ADC满量程为4 dBm，则SFDR约为-86 dBFS。

**IP3要求:** 针对双音测试的情况，增益仍处于最大值42 dB并且NF为3.1 dB。在“SFDR要求”部分中所提到的情况下，允许信道内杂散功率为-110 dBm(以天线为基准)。因为多个器件对此性能具有影响，所以ADC分配比此水平低6 dB或为-116 dBm。转换增益约为42 dB时，ADC的杂散电平约为-74 dBm或约为-78 dBFS。

可根据这些条件来计算此条件的IMD。请记住，随着输入电平的增加，增益降低并且IP3偏移。此外，ADC不具有IP3真性能曲线，因为大部分转换器在其三阶产物变得与噪声能量一样明显之前会进行良好削波。但是，可以针对ADC计算出等效IP3。

杂散产物需要相对于ADC输入达到-74 dBm，而输入ADC的信号音需接近-2 dBm(-7 dBFS)。使用经典三阶交调截点等式，单单ADC的IP3即为34 dBm。

**IP2要求:** 杂散源并不重要，但结果必须相似。因此，IP2项产生的杂散应落在同等性能水平上。明确而言，总体杂散必须落在-110 dBm附近某处，取决于产生问题的增益条件。假设ADC IP2比总体系统大6 dB，目标就是以天线为基准的-116 dBm或者在ADC端为-74 dBm。但是，因为交调截点等式的斜率比二阶项低(二阶与三阶之间的对比)，所以二阶交调截点更高。因此，在这些条件下，ADC的所需交调截点本身即可达到约68 dBm。




图4

为了使接收机满足总体技术规范，相对于天线的总系统IP2必须至少为20 dBm。通过观察两个-45 dBm的信号即可发现此点，其所得杂散为-110 dBm(同样以天线为基准 $-45 + (110 - 45)$ )。以此为基准，LNA、正交解调器和基带放大器的IP2要求也可以使用与应用于所讨论级的输入或输出的对应增益相同的ADC要求来计算，并允许充足的余量以将允许贡献考虑在内。例如，如果一个LNA具有15 dB的增益，则该级的总IP2输出要求为35 dBm( $20 \text{ dBm} + 15 \text{ dB}$ )。这也是LNA加上所需贡献余量之后该级折合到输入的IP2。

**器件选择：**虽然转换增益较高有一些好处，但下变频阻塞必须具有在30 dB和42 dB之间的标称可变转换增益，并且最大增益时的NF为3 dB。此外，输入SFDR必须大于80 dBFS(FS设置为-30 dBm，在该点以上具有额外动态范围)。最后，折合到输入的IP3需为-12.5 dBm。这些是最小值，典型值要更高。如果接收机具有直接变频架构，则必须考虑IP2，如在“IP2要求”部分中所讨论。

**合成器：**有几种合成器适合用于此设计。如图2所示，其中包括ADF4106超低噪声PLL和ADF4360x系列集成VCO合成器。ADF4360系列合成器非常适合窄带阻塞适中的应用，这类应用不包括许多CDMA2000部署。但是，具有外部VCO的ADF4106是一个理想之选。LO的相位噪声与附近的阻塞相互混频，表现为带内噪声。如前所述，此噪声不可以使信道的总噪声造成接收到衰减。混频噪声必须比折合到天线的噪声-174 dBm低至少6 dB时(不考虑接收机的NF)，总体贡献降到最低。如果相邻阻塞达到-30 dBm(-117 dBm + 87 dBc)，噪声密度必须为-180 dBm/Hz。如果认为相位噪声较平坦，合成器的相位噪声要求为-150 dBc。因为阻塞位于900 kHz偏移处并且信道边缘距中心约为625 kHz，此数字必须与275 kHz的偏移相符。因此，偏移到275 kHz及以上时，相位噪声规格应为-150 dBc(或更好)。考虑750 kHz阻塞(50 dBc)时，可以执行相同的分析。这种情况下，偏移为100 kHz时，结果约为-115 dBc。




图 5. LO 与附近强阻塞之间的相互混频效应

**ADC：**为了实现不带AGC的接收机，ADC SNR必须大于79 dBFS，如AD9446。这允许ADC的噪底低于模拟前端的噪底。虽然可以进行一定折衷而不真正损失灵敏度，但电源管理精度性能会有损失，因为ADC对噪底有影响并具有大大超出所需最小值(即，余量)的能力。有关详细信息，请参见之前引用的参考。AGC量和滤波决定必须使用何种ADC。如果没有AGC，应使用高达83 dB的SNR。但是，AGC为6 dB至12 dB时，许多从61.44 MSPS至122.88 MSPS的12位和14位ADC采样都可以使用。这些ADC的SNR范围为65 dBFS至75 dBFS。74 dBFS时，在小信号条件下，当AGC将增益设置为42 dB时，ADC噪底与模拟前端噪底之间相差大约15 dB。因为只要求10 dB，所以存在一些裕量可运行较低的性能，而无需牺牲性能。在此范围内，有几种转换器可供选择。考虑价格和性能范围，AD9444、AD9445、AD9244、AD9245、AD6645、AD9236、AD9432、AD9433、AD9430和AD9446等产品是中频采样的理想之选。对于基带采样，几种低成本双通道转换器产品是理想之选，其中包括AD9238和AD9248，它们分别是12位和14位双通道转换器，其引脚兼容CSP封装可在材料清单中指定，无需更改PWB。除双通道转换器和此处未提及的各种12位单通道转换器以外，四通道12位系列产品AD9228和AD9229具有四个ADC通道，能够在单一封装中实现分集基带采样。

**DDC:** AD6636提供4通道或6通道DDC选项。每个器件都具有四个ADC输入，因此可轻松配置为分集、分区分集或相控阵。因为许多CDMA2000站点以一组三个信道进行配置，所以AD6636可以提供有效的覆盖范围，包括具有冗余量的分集，以防信号路径发生主要故障。每个天线由一个RF下变频和ADC构成，所以它馈送一个主要DDC和一个冗余DDC。此外，分集信号路径连接至另一个主要DDC和次要DDC。以此方式，如果主信号或分集信号链发生故障，另一个信号链可单独继续支持3个信道。必要时，通过与流量较少的另一个区共享信道资源，出故障的主要路径可以切换到一条次要路径。这可以提供额外所需冗余量，即使多条信号路径出故障，仍可防止任一组通道的损失。以此方式，主信号和分集信号路径都具有冗余量以防发生单一故障。此外，信号路径的某些部分受双倍冗余量支持。只有在主要信号路径出故障时才使用冗余DDC，此时控制软件按需要可以重新分配不同区的资源来增强出故障的路径。

除信道化功能以外，DDC还提供其他功能。第一个功能就是功率估算。可以测量各个ADC输入的均方功耗、峰值功耗和信号跨越指定幅度的次数。此外，在用于复合模式(I和Q)的情况下，也可对复合信号进行这类测量。此信息可与模拟前端的增益控制配套使用来监控信号电平并在反馈环路内设置适当增益。

其他主要特性包括直流偏置校正、IQ增益调节、IQ相位调节和复合数字调谐。将IQ采样用于多载波应用时，这些都属于必备功能。

**集成功能：**目前，14位ADC属于关键国家出口限制产品。AD6654在单器件内结合了AD6645和AD6636内核，集成ADC和DDC两种功能。该器件被划分为接收机功能，不受出口控制。另外提供组合式Rx功能，在单封装内同时集成发射和接收功能。AD9863等器件包括双通道、高速ADC和DAC，适用于单载波应用。该器件是低容量系统的理想选择。该系列(AD986x)中的其他器件提供各种位精度和速度，选择多样。

**验证：**如果关键频带中的所需灵敏度为-117 dBm并且频道中没有阻塞，前端标称增益应为42 dB，NF为3.1 dB。在此条件下，整个接收机信号链的信噪比为：

$$\text{信号} = -117 + 42 = -75 \text{ dBm}$$

$$\text{噪声} = -174 + 61 + 42 + 3.1 = -67.9 \text{ dBm}$$

得出SNR = -7.1 dB，解扩频之前

解扩频之后，SNR = 13.9 dB

任何高于5 dB的都是多余SNR。因此，接收机的灵敏度可以降低，小于技术规范要求的信号仍然适用。




图6

表3

增益	AFE 噪声系数	总噪声 系数	0 dB信噪比	有效信噪比 @ -117 dBm	标称增益 跳变点	ADC削波点
42 dB	3 dB	3.1 dB	130.5 dB	13.9 dB	-42	-38 dBm
36 dB	4.5 dB	4.9 dB	129.1 dB	12.1 dB	-36	-32 dBm
30 dB	6 dB	7 dB	127.0 dB	10 dB	-30	-26 dBm

直至双音测试水平(每个信号音-45 dBm或总共-42 dBm)，转换增益固定不变。在此配置中，可接收多个CDMA2000载波，最高达约-50 dBm的功率电平，增益不变(考虑信号峰化)。如果在3个CDMA载波之间分割，每个CDMA载波可发生约-55 dBm的功率电平。因为AD6636在增益控制环路中包含迟滞，一旦增益变化，它不会继续立即追踪信号的包络，直到迟滞条件得到满足。此外，直到信号电平低于阈值一个预定时间之前，它不提高增益，该预定时间可与任何信号帧信息同步。

增益以6 dB步进降低至12 dB时，灵敏度降低，直到达到最小增益设置。表3所示为每种增益设置的灵敏度。此表显示，即使在最低增益设置下并采用多载波，仍可满足参考灵敏度。

SFDR灵敏度的验证更为困难。但对于线性系统，CW测试显然比CDMA2000信号更严格。因此，ADC输入端的CW信号被驱动至ADC满量程4 dBm(天线端为-26 dBm CW，转换增益为30 dB)，最差条件杂散应大于-86 dBFS。峰值功率

与正弦波相同的CDMA2000信号展现的均方根电平要比正弦波低得多，这导致由于正弦波的杂散性能。14位转换器的典型最小SFDR根据频率情况而规定为86 dB或更大，完全符合要求。如果ADC端为-86 dBFS，这对应于天线端的-111 dBm、-117 dBm或-123 dBm，取决于增益设置。在rake接收机之后，这等效于-172 dBm/Hz、-178 dBm/Hz或-184 dBm/Hz。如果给定系统的噪声贡献，这些会低于以上条件并仅在杂散升至-169 dBm/Hz(或-80 dBFS)之上后开始明显贡献。

### 发射部分

发射信号路径架构设计有多种方法。图7仅给出了初始参考点的直接变频架构。3GPP2C.S0010-B第4部分详细介绍了本节所涉及的发射信号要求。纵览所有探讨的架构，有一个前提是在功率放大器的输出端有一个信道滤波器，它非常陡峭，足以对接收路径进行降敏并确保杂散辐射在共址时受到充分滤波。




图7




图8

**载波配置：**CDMA2000无线电发射技术(RTT)代表着CDMAOne和IS95标准的升级。因此，它保持了对传统标准的向后兼容性，同时还引入了更新的特性。CDMA2000基站可按照与IS95系统相同的频率分配进行部署，具有不同的带宽选项。基本CDMA2000码片速率为1.2288兆码片/秒(MCPS)，载波间距1.25 MHz。采用1.2288 MCPS调制的载波可称为具有1倍扩频速率或属于SR1载波。还可以使用第二码片速率3.6864 MCPS、3倍扩频速率或SR3，两种扩频速率都属于全双工。

基站可在一个频带内部署多个SR1载波。图8a所示为一个典型5 MHz带宽具有三个相邻SR1载波和两个625 kHz防护频带。不相邻频率分配也可以产生多个SR1载波。SR1载波具有有限的码道数目，与是否相邻无关。或者，可以采用三个相邻载波部署SR3多载波(SR3-MC)，参见图8b。SR3-MC部署允许更多码道，因此数据速率更高，但它需要三个相邻频率分配。SR3-MC的额外好处是其能够叠加在SR1载波上(见图8c)。灵活的SR1/SR3方法使现有CDMA-One和IS95运营商能够平稳过渡到CDMA2000。例如，IS95运营商可以先将一个1.25 MHz IS95载波换成一个CDMA2000 SR1载波。随着数据服务变得越来越普遍，它接下来可以将一个多载波系统叠加到三个1.25 MHz载波上面并逐步将所有用户移到该多载波SR3模式，同时还支持传统SR1和CDMAOne用户。

初始的CDMA2000技术规范允许SR3直接序列配置，这种配置占用单个3.75MHz频率分配。这种配置到现在已被CDMA2000技术规范放弃并作为CDMA2000/W-CDMA协同活动的一部分处理。

**频率误差：**根据频带种类规格3GPP2 C.S0057，每个基站都需要按指定的频率分配范围居中设置载波频率。

频率分配以地理位置为基础，频率分配的不同RF发射要求要高于1 GHz和低于1GHz。载波的设置受 $\pm 0.05$  ppm频率误差的影响。针对此类频率设置要求，基站通常会根据同一时钟参考源获取所有时序，该时钟参考源为SR1码片速率1.2288 MHz的整数倍。因此，转换器采样速率为30.72兆每秒采样(MSps)、61.44 MSps、122.88 MSps和245.76 MSps，代表倍增系数25、50、100和200，在CDMA2000系统中较为常见。

**同步：**所有CDMA2000基站的正向链路发射时序都与CDMA系统时间同步，与通用协调时间(UTC)相关。同步可通过自同步、无线电传呼等几种技术或通过GPS等卫星系统来实现。所有基站同步时，每个基站都可以通过驻留在一个公共导频信道中的一个公共短PN码来识别。该短PN码被分成512个偏移，每个基站采用一个特定型号(PN)偏移用于身份识别。短PN码使移动终端能够快速获取网络，使用一个公共基站时间参考和导频信道可以使移动终端从一个基站轻松转换到另一个基站。由GPS获取的时序方案还具有另一个好处：提供紧急定位服务。一旦同步，基站便具有一个20 ms的基本帧长度。此外，还具有5 ms信令突发帧结构，以及40 ms和80 ms非实时服务帧结构。

如果基站外部时间参考断开，该技术规范要求基站发射时间参考保持在至少8小时的时间内误差 $<\pm 10$   $\mu$ s。一个多载波基站中每个载波的时间精度还需要相对于每个载波 $<1$   $\mu$ s。此外，一个载波内的公共导频信道和码道之间的时间误差必须 $<50$  ns。如果有单个采样时钟驱动单个DAC来产生多个载波和单个从DAC到天线的通道，后两个要求更容易实现。

表4

SR	RC	Walsh码长度						
		256位 (Walsh 256)	128位 (Walsh 128)	64位 (Walsh 64)	32位 (Walsh 32)	16位 (Walsh 16)	8位 (Walsh 8)	4位 (Walsh 4)
1	1	N/A	N/A	9.6 kbps	N/A	N/A	N/A	N/A
	2	N/A	N/A	14.4 kbps	N/A	N/A	N/A	N/A
	3	N/A	N/A	9.6 kbps	19.2 kbps	38.4 kbps	76.8 kbps	153.6 kbps
	4	N/A	9.6 kbps	19.2 kbps	38.4 kbps	76.8 kbps	153.6 kbps	307.2 kbps
	5	N/A	N/A	14.4 kbps	28.8 kbps	57.6 kbps	115.2 kbps	230.4 kbps
3	6	N/A	9.6 kbps	19.2 kbps	38.4 kbps	76.8 kbps	153.6 kbps	307.2 kbps
	7	9.6 kbps	19.2 kbps	38.4 kbps	76.8 kbps	153.6 kbps	307.2 kbps	614.4 kbps
	8	N/A	14.4 kbps	28.8 kbps	57.6 kbps	115.2 kbps	230.4 kbps	460.8 kbps
	9	14.4 kbps	28.8 kbps	57.6 kbps	115.2 kbps	230.4 kbps	460.8 kbps	1036.8 kbps

**无线电配置：**无线电配置(RC)基于一个特定信道数据速率来定义物理信道配置。每个RC都基于9.6 kbps或14.4 kbps来指定一组数据速率并且每个均通过扩频速率确定。RC1和RC2与CDMAOne和IS95向后兼容。RC3是具有新编码特性的首个CDMA2000无线电配置。表4显示由扩频速率(SR)和无线电配置确定的可能数据速率。基站可采用相同SR发射具有不同RC的通道。

所有信道均相互正交，因为它们载送的位以相互正交、可变长度Walsh码扩频。一个CDMA2000系统正交扩频码选自一个可从Dimension 4生长到Dimension 256的Walsh树。Walsh码长度为适应不同无线电配置的不同数据速率和扩频速率而变化。数据速率增加时，符号周期缩短。对于一个特定扩频速率，码片速率恒定；因此，每个符号周期容许的Walsh码芯片就越少，即Walsh码长度就越短。用可变

长度Walsh码进行扩频的一个影响是较短的码阻止所有由其得出的更长码的使用(见图9a)。如果高数据速率信道使用4位Walsh码，如1, 1, -1, -1，则所有使用长于1, 1, -1, -1的Walsh码的低数据速率信道需要处于无效状态。图9b显示高数据速率信道功率分布于低数据速率码信道的码域(青色是单一高速率信道)。每一个Walsh码均通过 $W_n^N$ 识别，其中N是码长度，n是 $N \times N$  Hadamard矩阵的行。例如， $W_2^4$ 代表 $4 \times 4$  Hadamard矩阵的Code 2(4位Walsh码)。因此， $W_2^4$ 阻止 $W_2^8$ 和 $W_6^8$ 、 $W_2^{16}$ 、 $W_6^{16}$ 、 $W_{10}^{16}$ 、 $W_{14}^{16}$ 等等的使用。Walsh码有会使码受限的缺点，因而Walsh树中的所有码都要使用。为了克服这一缺点，CDMA2000定义了一组准正交函数(QOF)作为正交码集的延伸。QOF是另一个正交码集，它将与原始正交码集的相关降至最低。




图9.




图10.

**码域形成：**码域由若干公共信道和用户特定业务信道组成。正向公共导频信道(F-PICH)或导频信道是由所有CDMA2000基站连续发射的信道。它由受到短PN码加扰的常数值1(见图10)组成，如前所述。导频信道用于采集并作为用于连贯解调其他正向链路信道的参考；它始终占用Walsh Code 0。使用发射分集时，一个发射分集导频信道(F-TDPICH)从分集天线发射。然后，F-TDPICH使能移动终端估算信道并恢复从分集天线发射的信息。移动终端使用导频信道解调正向同步信道(F-SYNC)或同步信道。同步信道按与导频信号相同的序列受到加扰；它可以被连贯解调和解码。同步信道载送系统信息，如系统身份、码偏移、系统时间、分集模式和寻呼通道信息。同步信道每26.666 ms重复一次并与导频信道同步。同步信道的范围正好是三个导频信道，移动终端使用同步信道获取20 ms帧边界。同步信道始终占用Walsh Code 32。处于空闲状态时，应关断移动终端以将功耗降至最低。但是，移动终端也必须定期监控输入通信量网络。在CDMA2000中，通信量被分成一个寻呼指

示相和一个信息发射相；寻呼指示非常短，这样移动终端可以对其进行非常快速的处理，从而将功耗降至最低。只有在信息发射的目标是某移动终端时，该移动终端才唤醒并解码该信息发射；确定此点的信息包含在快速寻呼信道(F-QPCH)中。移动终端可以注册16个快速寻呼信道，它们通过注册告诉网络其选用的寻呼信道。

业务信道可以包括数个物理信道。基本信道(F-FCH)以750 bps至14.4 kbps的任何速率传输中等速率数据或语音。该补充信道(F-SCH)支持高速率数据服务并可逐帧分配。专用控制信道(F-DCCCH)也可以支持突发型用户数据或发信。图11包含SR1、RC3 F-FCH的信道流程图。全速率数据位具有一个额外CRC，升采样至38.4 kbps并与施加至用户长码掩码的抽取长码相结合。结果归一化为一个固定码信道增益，然后调整用于闭环功率控制。输出转换为两个极数据串，采用分配给此信道的Walsh码扩频，最后通过基站短码加扰。然后，两个极输出在上变频之前进行滤波。




图11.

3GPP2技术规范定义了非分集模式下主发射路径的标称测试模型，如表5所示。该模型结合了导频、同步、1个寻呼信道和6个业务信道；旨在提供实际的负载场景。信道的位置可在码域曲线上看出(见图12)。该技术规范还定义了一个最小码域指标，称为码域功率，可视为码域噪声。如果码域噪声太高，会降低接收机正确去除信道关联性的能力。码域功率是测量码正交性的指标，需要保持处于最低水平，以确保对每位用户的服务质量。对于SR1和Walsh-64码，每个无效码信道中的码域功率比每个载波的总输出

功率低27 dB；对于SR1和Walsh-128码，低30 dB，而对于SR3和Walsh-256，低33 dB。

3GPP2技术规范没有误差矢量幅度(EVM)要求，不过可用于将码域功率与EVM相关。这可以使用等式1计算，其中SF是扩频因子并属于Walsh码。

$$\text{码域误差 (CDE)} = 10 \log_{10}(EVM^2/SF) \quad (1)$$





图12.

**功率控制：**功率控制可帮助用户在不同的信道和负载条件下实现最佳功率发射，满足服务质量要求。功率控制可以提高系统整体性能，因为CDMA系统对用户所分配的主要资源既非时隙，也非频隙，而是发射功率。另外，功率控制可以延长移动终端的电池使用寿命。从基站角度来看，功率控制有三种形式。正向闭环功率控制的正向和反向路径工作频率为800 Hz。其主要目的是确保基站发射刚好足以实现目标码道所需信噪比的功率。移动终端通过接收链向基站馈送信噪比信息，要求基站调整功率水平；而基站则指示移动终端调整功率，在最终获得满意的信噪比后关闭这一回路。闭环功率控制旨在降低快速衰落效应。下行链路发射功率控制位信道数据流中被截取(见图11)，但该收缩功率控制位不会对误码率产生太大影响。正向外环功率控制根据移动终端码道的服务质量要求，设置闭环功率控制比特误码率的阈值。通过监控移动终端的误帧率，降低衰落波动。开环功率控制用于延缓衰落效应；基站根据收到信号的功率反比例调节发射功率。另外，当闭环功控失败时，开环功控还能作为安全保障机制。当正向链路丢失后，闭环反向链路功控会失去控制，移动终端会对邻小区产生干扰。而在接近邻小区时，开环可以降低终端功率，限制可能产生的不良影响。



除控制传送到移动终端的功率以外，基站还控制传送到天线的RF总平均功率。该技术规范要求此指标在任何环境条件下都要控制在距制造商额定功率电平+2 dB至-4 dB以内。此外，还要求导频信道功率占总平均功率之比需保持在配置值的±0.5 dB以内。

**峰均比(峰值因子)：**对于天线中的功率放大器，效率和线性度是两个相互矛盾的性能指标。放大器接近饱和区效率最高，不过线性失真也最大。另一方面，在线性区效率也最低。通常，需要在线性度和效率之间找到平衡，这造成放大器的工作模式为信号峰值功率略低于放大器可以发射的最大输出饱和功率。确定和保持峰均比(PAR)以及功率放大器线性度是基站设计的主要难点。

载波波形一般本质上通过脉冲整形生成一种带限波形。根据用户数量和正在发送的信息类型，如果分量信号以相位增加，则此波形可能会产生非常高的PAR波形。多载波应用还能进一步增加相位对准的概率和PAR值。如果需要保持一定的线性度水平，PAR增大会降低功率放大器的效率。




图13.




图14.

因为PAR极大地取决于信道中的通信量，所以3GPP2标称测试模型可用于一致性测试。为了帮助确定一个波形的PAR，使用互补累计分布函数(CCDF)来显示在此帧内发生峰值的概率。通常可接受的概率水平为10~4%。小于此概率水平的峰值功率不会对放大器的实际交调性能产生实质性影响，通常是使放大器进入饱和或在数字处理过程中削波。对于单载波配置，利用标称测试模型可知10~4%概率下的功率峰均比大约为9.6 dB。图13显示标称测试模型的码域曲线的CCDF测量结果(见“码域形成”部分)。如前所述，对于多载波配置，如果不注意PAR，最终结果可能会很高。图13显示多个相邻且功率相等的RC3标称测试模型载波的模拟CCDF曲线。谨慎选择Walsh码，可将多个载波的PAR降至最低。

**峰均功率比抑制：**PAR越低，相同效率下的平均功率越高。峰均功率比抑制技术(PAPR)可以降低峰值功率，同时不会造成带外失真。降低PAPR的典型办法是削波后滤波。但是，削波会严重影响调制精度，生成新的频谱信号必须进行滤波。AD6633的峰均功率比抑制技术无需对基带或中频信号削波，该器件利用带内选择性失真技术降低峰值功率，不会造成相邻频带失真。这就实现了调制精度与信号压缩直接平衡，不会产生邻道失真。另外，在多信道

应用中，可针对性控制每个载波调制精度性能降低量，具有不同载波提供不同服务质量的能力。例如，声音载波可以配置为低调制精度，这样有助于高速数据载波在高速数据传输条件下获得更高的调制精度。这无法通过削波和滤波技术实现。

图14给出了AD6633使用三个间隔1.25 MHz的等功率RC3标称测试模型载波的性能情况。时域曲线(见图14a)清楚地显示出PAPR的影响。CCDF曲线(见图14b)在10~4%概率条件下，未压缩的峰值功率和大约比压缩峰值功率大4 dB；在给定概率条件下，载波越多，PAR抑制效率也越高。图14c显示了未受PAPR算法影响的信道外频谱。

**功率放大器线性化：**提高功率放大器效率的另一种方法是让放大器更接近饱和，这不但可以提高效率，还对产生的失真进行补偿。实现PA线性化有两种主要方法。模拟前馈技术通过在主功率放大器周围增加前馈线性补偿放大器解决失真问题，提供足够的线性度使频谱再生不会影响邻道。这种方法通常会降低不到10%的效率，实现过程很复杂，但方便管理，另外需要考虑的是前馈放大器线性化的模拟问题。




图15.




图16.

实现PA线性化的第二种方法是数字预失真技术。这种方法概念非常简单，用数字表示具有更好的线性和可预测性，并且不会对工作环境造成影响。因此，如果可以确定PA的传递函数，通过与反向传递函数求和可以产生非常高的线性系统响应(见图15)，并且不会产生噪声或失真。另外，也无法使用模拟前馈放大器和廉价的数字工艺。

实施数字预失真的系统需要考虑对转换器的影响。在正向信道中，任何通过功率放大器的信号都通过两种方法分配；首先，信号中引入加性噪声；第二，非线性PA传递函数产生偶奇阶交调产物；需要仔细考量奇阶产物。三阶交调产物会造成载波带宽3倍扩频失真；五阶交调产物失真范围为5倍带宽；七阶交调产物失真范围为7倍带宽。对于需要载波带宽为 $B$  MHz的单载波配置，三阶交调失真会占据期望载波中心任意侧( $B/2$ ) MHz和( $3B/2$ ) MHz的频带(见图16b)。由于数字预失真的目的是避免失真，采用数字预失真的系统需要控制3倍、5倍和7倍信号带宽，以完全消除三阶、五阶和七阶交调产物影响。对于3载波CDMA2000(信号带宽3.75 MHz)，如果是五阶交调产物，需要控制18.75 MHz带宽。

此外，一般需要若干分贝的额外动态范围用于预失真算法。

在观察路径中，RF输出信号的部分采样下混频处理后，再转回数字基带数据，并与发射数据进行比较。为了消除快速移动的功率曲线，要通过数百个样本来平均下变频信号。该算法可利用多项式乘法或一个查找表生成经校正的传递函数。可以使用一个DSP函数来实施该算法，将下变频并平均的结果与发射信号相比较，确定正向信道上变频过程所增加的失真量。一旦确定结果，可以进行反向失真计算，修改今后的查找表或多项式系数。系数更新只需要数秒钟时间即能完成，不仅可捕获载波功率曲线失真，还能获得温度和老化效应信息。

有几种方法可以捕捉失真。一种方法是将发射信号缩混频至接近直流的水平，并用一个高速ADC对带宽采样，该宽带等于失真量与RF频谱带宽之积。因此，如果要校正五阶项，则6载波CDMA2000需要37.5 MHz的奈奎斯特频带；此函数可使用92.16 MSPS的采样速率(见图17a)。




图17.

另一种方法是缩混低中频(IF)，欠采样发射信号。利用这种方法，ADC采样信号和三阶失真项无混叠；五阶或更高阶的失真项可在三阶基础上混叠，由系数进行控制补偿(见图17b)。对于6载波CDMA2000和76.8 MHz的IF，61.44 MSPS转换器足矣。

ADC限制是它引入的失真必须比在天线端测量的失真少，同时噪声谱密度少于天线宽带发射要求。典型SFDR要求范围为-70 dBc至-75 dBc。因为在进行大量平均，所以可以通过多个样本平均ADC量化噪声。最差条件B类发射要求处于高于1 GHz的输出频率的天线宽带噪声需要少于-30 dBm/1 MHz或-90 dBm/Hz。天线信号通常在40 dB与50 dB之间衰减，以降低对满量程ADC的最大PA输出；从天线到ADC输入的损耗的很大一部分都是定向耦合器造成的。这使ADC输入的谱密度达到约-135 dBm/Hz。在46.08 MHz奈奎斯特频带中，这对应于约58 dB的ADC SNR或更高。以61.44 MSPS或92.16 MSPS采样时，AD9215提供中至高70 dBc SFDR直至奈奎斯特频率区域，SNR为58 dBc。

**发射分集：**分集技术是一种常用的抗信道衰落方法。基站信号通过相距足够远的多天线发射，这样每个天线发射出去的信号可以假定为具有独立衰落路径。对于移动终端应用，如果其中一条路径出现深度衰落，可利用另一条辅助路径(无深度衰落)为移动终端恢复信号。天线间距和移动终端的移动速度会影响移动终端接收信号的效果。天线间

距较大，约为几个载波波长时，则衰落不相关，此时如果移动终端的移动速度不大(如：步行)，则可获得最大性能的增益；此信道具有平坦衰落特性。如果天线间距小于载波波长(一般为半波长)，可使用波束赋形方法，这种方法特别适用于快速移动终端(例如：开车)；此信道具有频率选择特性。

发射分集有两种常用方法。时间(延迟)分集指在一个天线上发射信息比特流后，经过一个或多个采样周期再从另一个天线上发射相同的信息比特流(见图18a)。对于慢衰落信道，延迟分集可以允许移动终端充分利用两个衰落信息，获得更强的接收信号。但是这种方法需要多次发射相同的信号，耗费时间，数据吞吐量不大。第二种是频率分集(如图18b所示)，即采用多个载波信号副本发射，通过足够大的载波频率间隔保证独立衰落。慢衰落信道的频率分集效果与时间分集类似，可以使移动终端协调使用两个衰落信道进行解调。由于频率分集要探测两种频率分配，除增大成本外，无论是发射机还是接收机的复杂程度也会增加；因此有限带宽频谱资源应用比较困难。

CDMA2000系统中的发射分集一般采用时间分集，利用Walsh码的正交性在一个符号周期内获得时间分集的延迟量。




图18.




图19.

CDMA2000的发射分集可分为两种类型。正交发射分集(图19a)是开环发射分集的一个例子。编码数据流分为两个不同的部分，用不同的发射天线同时发射。两部分数据流利用不同的Walsh码保持正交性。在单天线配置系统中，为保证每个用户的Walsh码有效性，扩频码长度会采用双倍处理。除了一个信道上的正常导频信道(F-PICH)，发射分集导频信道(F-TDPICH)在另一个天线上发射，有助于接收机侧的相干检测。第二种发射分集类型为闭环发射分集(例如：图19b的选择发射分集)。在衰落条件下，移动终端接收功率可能无法获得最大信噪比。理想状态下，发射机选择具有最大接收信噪比的天线。但是，发射机并不知道基站和移动终端间的信道状态；所以需要建立一条由移动终端至基站的反馈信道，指出哪两个天线具有更高接收信噪比。

在CDMA2000使用的这两种发射分集类型中，开环方案更适用于快速移动终端；闭环方案有利于平坦衰落信道(适用于慢速移动终端)。对于转换器，DAC数量应与正在使用的天线数量匹配，如果能具有匹配的转换功能会更好；AD9767、AD9777和AD9779等单芯片、双通道DAC是两套天线系统的理想选择。

**邻道功率比：**带宽距载波中心 $f_{\text{OFF}}$ 频率的集成功率包含宽带噪声和失真(见图20a)。集成功率可表达为相对于载波功率的比(邻道功率比(ACPR))或表达为一个绝对值。

如果以相同的PA平均输出功率增加第二载波(见图20b)，失真带宽占用信号带宽乘以失真的阶。三阶失真占用从 $B'/2$  MHz至 $3B'/2$  MHz的带宽，其中 $B'$ 是 $B$ 的二倍。因此，占用的总失真带宽随增加载波的数目而线性增加(针对单载波情况)。对于双载波情况和相同PA平均输出功率，每个载波的平均功率降低 $10\log_{10}$ (载波数目)，在双载波情况下为3 dB。每个载波的失真也降低 $10\log_{10}$ (载波数目)，但因为有两个相邻的载波，所以失真项会交调而使总失真增加 $10\log_{10}$ (载波数目)。因此，如果采样与单载波情况相同的频率偏移来测量多载波ACPR，信号功率会降低 $10\log_{10}$ (载波数目)并且集成失真功率保持不变；相对于单载波情况，每增加一个载波，ACPR会减弱 $10\log_{10}$ (载波数目)。此外，如果频率偏移乘以增加载波的数目(见图20c)，相同集成带宽的噪声功率谱密度与单载波情况相同，因而ACPR也相同。认识到通过将多载波频率偏移 $f_{\text{OFF}}$ 除以载波数目来将频率偏移 $f_{\text{OFF}}$ 的多载波集成带宽折算成单载波，即可利用此点。假设PA以相同的平均输出功率工作，这些观察结果具有一致性，与失真形状无关。




图20.




图21.

图21重点介绍了降低复合信号PAR的重要性。请注意，确定非线性模块的功率电平的信号功率统计数据反过来确定给定截点的ACPR。现有文献认为降低峰均比并采用数字预失真技术可将PA的有效IP3提高约15 dBm。对于一个非线性元件，线性度取决于三阶失真。围绕CDMA2000单载波的失真可通过下式进行近似计算：

$$ACPR \approx 16.12 + 10 \log_{10} \left( \frac{P_o^2 \Delta f}{48 \times OIP3^2 B} (3 - \Omega_o)^2 (3\Omega_o^2 - 8\Omega_o + 9) \right) \quad (2)$$

其中：

$\Delta f$ 是集成带宽(一般为30kHz)。

$$\Omega_o = 2f_o/B$$

$f_o$ 是从载波中心的偏移频率。

B是码片速率(对于SR1，为1.2288 MHz)。

$P_o$ 是根据3 GPP2技术规范在一个1.2288 MHz集成带宽中测量的信道功率， $P_o$ 和OIP3单位均为W。

OIP3可通过下式折算成交调失真(IMD)：

$$OIP3 = P_o + \frac{IMD}{2} \quad (3)$$

使用等式2和等式3，根据先前关于将多载波频率偏移ACPR测量折算为单载波的观察，可以由3GPP2技术规范确定信号链元件的线性度要求。为了验证等式2和等式3的精度，要测量一个信号发生器的三阶交调截点(见图21a)。测量到的OIP3与标称测试模型RC3 SR1载波一起用于计算一个-72.72 dBc的预期750 kHz偏移ACPR和一个-84.89 dBc的预期1.98 MHz偏移ACPR。这些计算结果与测量结果的比较非常有利(见图21b)。

等式2不捕捉噪底对ACPR的影响。图22给出了WCDMA单载波针对AD8349利用测试模型1进行信道功率扫描的情况(CDMA2000曲线展现类似特性)。信道功率下降至约-15 dBm，ACPR由线性度控制。信道功率下降时，ACPR开始受噪声控制，削弱了ACPR。




图22.




图23.

**调制精度(rho):** rho是将功率与总功率相关的手段。相关功率通过消除频率、相位和时间偏移并通过在相关测量信号和理想基准之间执行交叉相关计算得出。如果发射信号完美相关，则rho为1.00，随着相关变得不太理想，rho降至1.00以下。如果部分发射能量没有相关，过多功率会表现为额外的噪声，干扰其他用户；因此，rho是信号功率与信号功率加上误差功率之比。3GPP2技术规范仅采用单个导频信道来定义波形质量并要求rho大于0.912。频率误差、时间偏移和I/Q初始偏移(载波馈通)通常结合rho进行测量，以反映出基站发射信号的总体健康情况(见图23a)。

频率误差衡量规定的载波频率分配与所测量波形的接近程度。如前所述，3GPP2技术规范要求 $\pm 0.05$  ppm的频率误差。因此，带内8载波(1800 MHz)需要大于90 Hz频率精度。时间偏移衡量PN短码偏移；3GPP2技术规范建议其小于10  $\mu$ s。I/Q初始偏移指示载波馈通；如果该值过高，则I/Q初始偏移会破坏星座图并主导rho值。复合rho还可以采用多个码道和一个导频信道测量调制精度(见图23b)。测量涉及解扰和解扩频测量信号，计算参考信号。它考虑了工作信道中的所有扩频和加扰问题并考虑了所有基带、IF和RF损害问题。如果仅通过器件线性度来确定rho，以下等式可提供较佳的近似值：

$$\rho = 1 - \frac{4P_o}{3OIP3} \quad (4)$$

**调制精度(EVM):** 虽然3GPP2技术规范中没有规定，但误差矢量幅度是测量调制精度的有效手段。通过分析星座图并取测量点与参考位置之间的位移作为误差向量，可评估调制精度(见图24)。参考位置由参考信号决定，要获得参考信号则首先要将接收信号解调成符号，再对这些符号重新调制形成理想的参考星座图。误差矢量信号的均方根值以总信号幅度百分比表示，称为误差矢量幅度。




图24.

EVM有编码或未编码EVM两种计算方法。对于未编码EVM，参考信号直接由接收位计算获得，因此不会检测编码误差。未编码EVM容易受到基带滤波器、I/Q调制器和发射机IF/RF部分影响。3GPP2技术规范使用单导频信道测量波形质量。此波形直接映射到一个QPSK星座图。与复合rho一样，编码EVM通过对测量信号解扰解扩获得参考信号。

Rho和编码EVM之间的差异在于编码EVM将误差计算为测量信号与参考信号之间的矢量差，而rho执行它们之间的交叉相关。EVM可通过下式与rho相关：

$$EVM(\%) = 100 \times \sqrt{\frac{1}{\rho}} - 1 \quad (5)$$

**辐射限制：**除带内信号以外的频谱发射会成为相邻载波、相邻小区、甚至基站接收机的干扰信号。3 GPP2技术规范(不包括PAMR频带)基于载波是否高于或低于1 GHz定义了两个发射组。频带种类0、2、3、5、7、9和10是<1 GHz的频带，而频带种类1、4、6和8>1 GHz。在每个发射组中都有两个ITU类别，A和B。ITU类别主要由部署国管辖。例如，韩国和美国主要采用ITU类别A发射，而欧洲主要使用类别B发射。发射要求决定转换器(及其他器件)的线性度、宽带噪声和动态范围要求。为了最好地说明此点，下面举两个范例，其总平均输出功率均为30 W。这两个示例都基于图25中的简化信号链进行说明，其中混频器可以是正交调制器或真正的混频器。




图25




图26

**采用ITU类别B发射、< 1 GHz的三载波：**首先考虑决定线性度的发射要求。图26a是使用标称测试模型的单载波；平均输出功率为30 W(44.77 dBm/1.2288 MHz)。靠近载波处，相对于在从载波中心偏移750 kHz至1.98 MHz的1.2288 MHz带宽上集成的载波功率，有在30 kHz集成带宽中测量的45 dBc隔离要求。对于单载波，这表示三阶失真项占用的带宽(距载波中心614.4 kHz至1.8432 MHz)，更高阶的失真项将占用此带宽，但一般比三阶幅度低。3GPP2技术规范还要求偏移1.98 MHz至4 MHz处达到-60 dBc/30 kHz；此频带不包含三阶失真，但包含五阶失真。因此，对于单载波，线性度要求通过-45 dBc/30 kHz的750 kHz偏移要求设置，如果在该技术规范之上增加3 dB的余量，则要求-48 dBc/30 kHz。对于三载波，如图26b所示，天线功率恒定，所以每个载波的功率下降10log<sub>10</sub>(载波数目)，达到每个载波40 dBm，信号带宽3.7288 MHz。三阶失真项占用距最外层载波中心614.4 kHz至4.3432 MHz的带宽。单载波靠近要求不适用于多载波，因此第一个发射限值由从最外层载波中心偏移4 MHz处-36 dBm/1 kHz的ITU类别B发射决定；在该技术规范之上增加3 dB余量，提供在偏移4 MHz处-39 dBm/1 kHz的要求。此要求设置了在偏移4 MHz处使用三载波的ACPR为-64.23 dBc/30 kHz。通过使距载波边缘的偏移除以三，此ACPR可折合成单载波要求，因而距单载波边缘(距中心1.743 MHz)的近似1.129 MHz偏移要求为-64.23 dBc/30 kHz，参见图26c。分析单载波和三载波情况的线性度要求，可发现4 MHz偏移处的-64.23 dBc/30 kHz三载波要求略微优先于单载波要求。





图27.

接下来，考虑噪声要求。信号载波情况具有44.77 dBm/1.2288 MHz的集成载波功率(见图27a)。该情况的峰均比为9.67 dB，由于峰均功率降低而降低了2.5 dB，从而允许数字预失真具有额外3 dB的动态范围并使DAC满量程(0 dBFS)达到54.94 dBm/1.2288 MHz。假设在载波中心偏移16 MHz范围内没有信道滤波器，-36 dBm/100 kHz ITU类别B发射要求为偏移16 MHz。这允许3 dB规格余量并提供-83.05 dB的动态范围，或者用另一种方式表示，提供-143.94 dB/Hz的噪声功率谱密度。对于三载波情况，如图27b所示，峰均比略高，但载波越多，峰均功率降低引擎表现越好，可以获得55.44 dBm/1.2288 MHz的DAC满量程。ITU要求是绝对值，与单载波情况要求一样；动态范围要求变为-83.55 dB或-144.44 dB/Hz。

在图27中，线性度通过偏移4 MHz处的-39 dBm/+1 kHz确定，而噪声由-39 dBm/+100 kHz的宽带要求确定。如果将诸如AD8349的混频器/调制器用于完整的信号链(见图28)，

输出信道功率应约为-15 dBm。如果对VGA分配20 dB增益，则需要PA有40 dB增益使DAC输出大约45 dBm。假定使用PA线性化，可使PA的OIP3改善15 dBm。针对20 dB增益，AD8349具有约18 dBm的OIP3，ADL5330等VGA的OIP3超过20 dBm。计算PA输出的级联OIP3结果为65.55 dBm，这表明总体OIP3取决于PA并且对DAC的线性度相当不敏感。如果假定前级无失真，级联OIP3在偏移4 MHz处产生-38.62 dBm/+1 kHz。

AD8349正交调制器的噪声贡献约为-156 dBm/Hz。将DAC和合成器噪声贡献也设置为-157 dBm/Hz意味着，此增益规划要实现-39 dBm/100 kHz的宽带噪声，需要VGA和PA具有3 dB的NF。采用此电平规划，DAC平均输出为-15 dBm；由于峰均开销而采用11 dB，DAC满量程输出为-4 dBm，因此DAC动态范围需为-153 dBFS/Hz。采用此信号链，可得到约0.9883 dB的rho和-37.32 dB的码域功率。



PA		VGA		MIXER		DAC		SYNTHESIZER	
OUTPUT POWER	45	OUTPUT POWER	5	OUTPUT POWER	-15	OUTPUT POWER	-15		
INPUT POWER	5	INPUT POWER	-15	INPUT POWER	-15	INPUT POWER	-15		
GAIN	40	GAIN	20	GAIN	0	GAIN	0		
IIP3	26	IIP3	20	IIP3	18	IIP3	18		
OIP3	66	OIP3	40	OIP3	18	OIP3	29		
NF	3	NF	3	NSD	-156	NSD (dBm/Hz)	-157	NSD	-157
TOTAL OIP3 (dBm)	65.55	NOISE (dBm/100kHz)	-38.23	4MHz OFFSET (dBm/1kHz)	-38.62	IMD3	70	4MHz OFFSET	
Rho	0.9883	EVM (%)	10.896	CDP (dB)	-37.32	PAR OVERHEAD	11		
						0dBFS (dBm)	-4		
						NSD (dBFS/Hz)	-153		

图28.




图29.

采用ITU类别A发射、>1 GHz的六载波：针对线性度的信号载波情况如图29a所示。在高于1 GHz的频道中的载波有一组不同的发射限制；第一个要求是从885 kHz至1.25 MHz的-45 dBc/+30 kHz；第二个是偏移1.25 MHz处-45 dBc/+30 kHz的要求或是-9 dBm/+30 kHz，取更严格者。下一个限制在1.98 MHz，但因为单载波的三阶失真不占用1.98 MHz，所以针对44.77 dBm/1.2288 MHz载波的单载波线性度的定义限制要求是-9 dBm/+30 kHz。对于图29b所示的六载波，每个载波的功率目前是36.99 dBm/1.2288 MHz，占用距最

外部载波边缘7.479 MHz失真带宽。对于多载波，要求是在1.25 MHz处为-9 dBm/30 kHz，但不定义线性度。从-13 dBm/1 MHz的2.25 MHz偏移开始有限制要求。如果技术规范采取3 dB余量，ACPR要求变成在偏移2.25 MHz处为-68.21 dBc/30 kHz。回头参考单载波情况，距载波边缘的频率偏移除以六，包括频率偏移887 kHz处的-68.21 dBc/30 kHz定义线性度要求。此线性度要求比单载波情况更难(见图29c)。





图30.



PA		VGA		MIXER		DAC		SYNTHESIZER	
OUTPUT POWER	45	OUTPUT POWER	5	OUTPUT POWER	-15	OUTPUT POWER	-15		
INPUT POWER	5	INPUT POWER	-15	INPUT POWER	-15	INPUT POWER	-15		
GAIN	40	GAIN	20	GAIN	0	GAIN	0		
IIP3	40	IIP3	24	IIP3	18	IIP3	31.5		
OIP3	80	OIP3	44	OIP3	18	OIP3	31.5		
NF	8	NF	8	NSD	-155	NSD (dBm/Hz)	-155		
TOTAL OIP3 (dBm)	75.152	NOISE (dBm/100kHz)	-15.12	2.25MHz OFFSET (dBm/1kHz)	-15.22	PAR OVERHEAD	10		
Rho	0.9987	EVM (%)	3.5906	CDP (dB)	-46.96	0dBFS (dBm)	-5		
						NSD (dBFS/Hz)	-150	NSD	-152
									4MHz OFFSET

图31.

对于类别A发射，单载波和六载波情况的噪声要求在输出功率相同的情况下几乎相同。在图30a中，单载波情况的峰均比为9.67 dB，由于峰均功率降低而降低2.5 dB并且数字预失真具有3 dB的额外动态范围，这使载波具有54.94 dBm /1.2288 MHz的峰值。类别A发射将噪声限于-13 dBm/ +1 MHz(偏移4 MHz)。增加了3 dB的余量后，这要求70 dB

的动态范围或者-130.94 dB/Hz的噪声功率谱密度。在图31b中，六载波情况的峰均比为12.9 dB，但随峰均功率降低可降低6 dB。数字预失真允许3 dB的额外动态范围，使峰值达到54.67 dBm/ 1.2288 MHz，与单载波峰值大致相同。




图32.

线性度要求由偏移2.25 MHz处为-16 dBm/+1 MHz的六载波要求决定。宽带噪声由-16 dBm/+1 MHz类别A发射加上余量要求加以定义。使用信号链中显示(见图31)的与三载波设计相同的混频器和DAC，噪声要求比三载波要求更宽松，但线性度要求更难于实现。因为PA和VGA(影响较小)决定线性度，所以应将大部分努力用在噪声性能方面。在此设计中，DAC的噪声要求为-150 dBFS/Hz，75 dBc IMD3的线性度要求略高。此系统具有75.152 dBm的总体OIP3并产生0.9987的rho，码域功率为-46.96 dB。调制精度系数反映出，满足频谱发射的2.25 MHz偏移要求所需的线性度更高。

**超外差单上变频：**超外差式单上变频依赖于低噪声、高性能的中频输出DAC技术(见图32)。如果结合五阶交调产物使用PA线性化，需要五倍的信号带宽；对于相邻六载波，需要约40 MHz信号带宽。DAC输出端的中频偏离最终RF频率(80 MHz至200 MHz)十倍频。以这些频率合成载波有许多选择。首先，如图33a所示，是高采样速率奈奎斯特转换器，比如AD9726或AD9736。DAC的更新速率 $f_{DAC}$ 与输

入数据速率 $f_s$ 相同。对于高于250 MSPS的采样速率，应考虑LVDS数据输入。随着第一奈奎斯特频率区中的载波频率增加，第二奈奎斯特频率区镜像减少。因而，对于相同的采样速率，输出载波频率越高，模拟重构滤波器需要越强。高速LVDS输入的一种替代方案是使用低速CMOS输入，并对DAC输出进行插值处理(见图33b)。这种方法采用一个数字低通滤波器来抑制第二和第三输入奈奎斯特区中的镜像；插值镜像由模拟重构滤波器进一步抑制。如果DAC更新速率与奈奎斯特速率DAC相同，则插值DAC的带宽略低于可用带宽的一半，其结果产生的镜像需要纳入考虑范围。如果需要输入采样速率的镜像，插值滤波器可在高通模式下工作(见图33c)。在DAC采样速率相同的情况下，奈奎斯特和插值方案之间的模拟重构滤波器要求与存在额外插值镜像问题的插值方案相似。对于固定输入采样速率，插值方法使模拟重构滤波器可以在未滤波镜像的频率被推高时休息。AD9772A是2倍插值方案的理想选择，更新速率可达320 MSPS。




图33.

另一种生成中频信号的方法是将基带信号数字混频成中频。单个DAC始终输出实信号，以 $f_{DAC}/2$ 的倍数并以0 Hz为中心镜像对称。因此，当一个实信号经受实数字混频时，负频率移至正频率中并且插值镜像叠在所需信号之上(见图34)。幸运的是，插值镜像与目标信号同相，且不会造成任何失真。这种方法会导致频谱拥堵，需要用一个带通滤波器来选择目标信号。




图34.

如果有复数基带可用，则可采用复数插值法(见图35a)；此时，复数频谱在直流附近不再镜像对称，但转换后仍在 $f_s$ 附近保持对称特征。对于数字复数混频，整个复数频谱会发生频移，而不产生混叠(见图35b)。然而，DAC仍然可能只产生实信号。因此，如果复数混频输出驱动一个DAC，直流频谱周围的任何不对称都可能使插值镜像叠加于目标信号之上，并与信号异相，结果导致失真(见图35c)。

AD9786采用单DAC，可接受实输入或复数输入，支持复数混频，并具有异相插值镜像抑制能力。AD9777和

AD9779是双DAC器件，具有两个插值滤波通道。它们可以执行实混频或复数混频；如果需要实输出，可使用单一DAC输出，或者器件可作为两个单发射链工作，用于一个双天线分集系统。除AD9777和AD9772A以外，所有提到的DAC都具有约-160 dBm/Hz的噪声功率谱密度并在所需频率范围内大于70 dBc IMD。LVDS输入DAC能够产生至少一个300MHz奈奎斯特频带。AD6633仍可耦合至AD9786、AD9777和AD9779，以提供峰均功率下调和频率微调功能。AD6633同时能够充当DVGA的功率控制接口。

如果DAC产生高中频，则需考虑DAC的 $\sin(x)/x$ 响应。DAC对数据具有零阶保持效应，结果产生呈 $\sin(x)/x$ 特征的频域响应(见图36a)。该频域响应在DAC采样频率 $f_{DAC}$ 的倍数下表现出深度零值，在DAC采样速率一半下存在3.92 dB损耗。就DAC采样速率而言，这对高频条件下的多载波信号十分重要，因为它会导致带内滚降，结果会影响到EVM从而影响rho和码域功率；高输出频率下的影响更大。 $\sin(x)/x$ 响应可进行数字补偿(见图36b)。通过DAC合成时，可以在数据上叠加反向 $\sin(x)/x$ 传递函数，使响应实际上较平坦。缺点是，最终输出信号衰减约4 dBFS，而反向 $\sin(x)/x$ 滤波器仅与奈奎斯特速率的一部分相关(前例中为0.42  $f_{DAC}$ )。因此，使用更高奈奎斯特频率区中的镜像仅通过 $\sin(x)/x$ 滤波器一般无法实现。 $\sin(x)/x$ 补偿几乎可以应用于发射路径的任何阶段，如果采用数字预失真，添加 $\sin(x)/x$ 补偿所需开销可忽略不计。如果需要在DAC中进行 $\sin(x)/x$ 补偿，AD9779具有反向 $\sin(x)/x$ 补偿滤波器。




图35.




图36.




图37.

**直接变频：**这种技术简单、灵活且实现成本相对较低，因而是理想选择(见图37)。载波由DAC合成为复数对，然后由正交调制器混频至RF；正交调制器的作用是进行复数频率转换，但仅输出混频的实部。图38a所示的基带载波可以直流为中心或从直流偏移；DAC输出经过滤波以在正交调制器进行上变频之前消除任何镜像(见图38b)。对于理想的正交调制器，可产生完美的单边带上变频。

在从复数到实数的转换中，如果出现非理想情况，结果可能导致LO馈通和RF频率未抑制边带。通过低中频直接上变频方法，可从目标边带中移除LO馈通和未抑制镜像，以

便进行滤波处理。对于奇数个永开型载波，可将载波叠加到直线上，由此降低非抑制边带和LO馈通的影响。对于偶数个永开型载波，可将载波对称地置于直周围，结果，LO馈通可能表现为受发射限制的相邻干扰器。对于可以关闭的任意数量载波，为关闭后的载波分配的频率可能存在非抑制边带，同样受发射限制。导致LO馈通和非抑制边带的因素可以进行补偿。如果采用数字预失真，则环路中可能需要校正功能。另外，正交调制器的输出可混频回基带并独立校正。






图38.

可能导致边带抑制性能表现不良的主要有两种误差成分。图39a显示复数路径星座图中的正交增益误差效应。正如预期，不理想的星座图会导致较差的EVM并因此造成较差的rho和码域功率。为了在60 dBc至70 dBc范围内实现边带抑制，正交增益误差必须小于十分之几个百分点(见图39b)。




(a)


第二种主要误差成分是正交相位误差。这些误差会扭曲星座图，从而削弱rho和码域功率(见图40a)。为了在60 dBc至70 dBc范围内实现边带抑制，正交相位误差必须小于十分之几个百分点(见图40b)。



(b)



(a)



(b)

图39.

图40.




图41.

导致LO馈通的主要因素是复数路径中的正交偏置。偏置会移动解调星座图的原点(见图41a)，导致EVM下降。图41b显示完全匹配正交路径的性能下降。LO馈通受发射限制，一般需要比基站的总平均输出功率低70 dBc至80 dBc。

由于调制器的额定边带抑制只可能是-40 dBc，相位精度为0.5度，DAC输出只能匹配至1%，因此必须拥有调节IQ平衡的能力。这可以通过调节基带数字数据或DAC输出的增益和偏移来实现。如果在数字基带中实现，则可能成为基带预失真的一部分，也可通过独立例程实现。但会消耗DAC和调制器1%或更多的总动态范围。利用AD6633可以对增益、偏置和相位进行数字调节。与AD6633搭档的最佳DAC是一对AD9786，因为该器件拥有充足的动态范围，性能下降1%不会影响系统的性能。或者，可以选择包括增益和偏移调整功能的DAC，比如AD9777和AD9779使用的DAC。采用AD9777或AD9779不会减少DAC的动态范围，但要求在控制器和DAC控制端口之间采用一个动态接口。此外，AD9779可以将DAC输出交流耦合至调制器，交流耦合的调制器端仍然具备偏置调节能力。

总而言之，建议在直接变频架构中采用AD9777或AD9779和AD8349。除本文提到的特点和功能以外，这些器件还经专门优化，可配合使用，为器件(包括匹配共模输入电平)之间提供一个平滑的接口。在调制器之后，一般利用一个RF VGA在工作条件变化的情况下维持PA输出电平不变。ADL5330的增益调节范围为60 dB，非常适合这种应用。与RF VGA配合时需要一个功率检波器。AD8362一类的器件与该RF VGA的功率控制范围相匹配，检波范围为60 dB。

**CDMA2000 1xEV-DO：**高速率分组数据访问要求在3GPP2技术规范C.S0032-0中有详细规定。载波叠加现有CDMA2000 1xRTT载波，可提供改良的数据服务。信道形成与1xRTT从根本上各不相同，但无线电要求非常相似。发射限制与本文档所讨论相同，但波形品质因素rho提高到0.97。影响在于系统必须与类似的噪声要求更成线性。如无线电设计所示，线性度取决于PA并且对转换器性能要求的影响最低。

**AN-808**

**AN-808**

