

产品特性

输入电压范围：4.5 V至16 V

最大输出电流：800 mA

低噪声

100 Hz到100 kHz总积分噪声：1.0 $\mu\text{V rms}$

10 Hz到100 kHz总积分噪声：1.6 $\mu\text{V rms}$

噪声频谱密度：1.7 nV/ $\sqrt{\text{Hz}}$ (典型值, 10 kHz到1 MHz)

400 mA负载下的电源抑制比(PSRR):

>90 dB(1 kHz至100 kHz, $V_{\text{OUT}} = 5 \text{ V}$)

>60 dB(1 MHz, $V_{\text{OUT}} = 5 \text{ V}$)

压差：0.6 V($V_{\text{OUT}} = 5 \text{ V}$, 800 mA负载)

初始电压精度： $\pm 1\%$

在整个线路、负载与温度范围内的电压精度： $\pm 2\%$

静态电流(I_{GND})：4.3 mA(空载)

低关断电流：0.1 μA

使用10 μF 陶瓷输出电容保持稳定

固定输出电压选项：1.8 V、2.8 V、3.0 V、3.3 V、4.5 V、4.8

V和5.0 V(提供1.5 V至5.0 V范围内的16种输出)

裸露焊盘8引脚LFCSP和8引脚SOIC封装

应用

对电源噪声敏感的应用

RF混频器、锁相环(PLL)、压控振荡器(VCO)和集成VCO的PLL

通信和基础设施

电缆数模转换(DAC)驱动器

回程线路和微波链路

概述

ADM7150是一款低压差(LDO)线性稳压器, 采用4.5 V至16 V电源供电, 最大输出电流为800 mA。该器件采用先进的专有架构, 提供高电源抑制(1 kHz至1 MHz大于90 dB)、超低噪声特性(<1.7 nV/ $\sqrt{\text{Hz}}$), 使用一个10 μF 陶瓷输出电容, 可实现出色的线路与负载瞬态响应性能。

ADM7150提供1.8 V、2.8 V、3.0 V、3.3 V、4.5 V、4.8 V和5.0 V固定输出。此外, 它还可按需提供1.5 V至5.0 V范围内的16种固定输出电压。

ADM7150稳压器的典型输出噪声为1.0 $\mu\text{V rms}$ (100 Hz至100 kHz, 固定输出电压), 10 kHz至1 MHz的噪声频谱密度为1.7 nV/ $\sqrt{\text{Hz}}$ 。

ADM7150提供8引脚、3 mm x 3 mm LFCSP封装和8引脚SOIC封装, 不仅非常紧凑, 而且还具有出色的散热性能,

Rev. 0

Document Feedback

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

ADI中文数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误, ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性, 请参考ADI提供的最新英文版数据手册。

典型应用电路




图1. 5 V输出电路

适合要求最大800 mA输出电流的薄型、小尺寸应用。要产生其他输出电压, 参见可调LDO ADM7151。




图2. 不同 C_{BYP} 下噪声频谱密度(NSD)与频率的关系

目录

产品特性	1	典型性能参数	7
应用	1	工作原理	15
典型应用电路	1	应用信息	16
概述	1	电容选择	16
修订历史	2	使能(EN)和欠压闭锁(UVLO)	17
技术规格	3	启动时间	18
推荐规格：输入和输出电容	4	REF、BYP和VREG引脚	18
绝对最大额定值	5	限流和热过载保护	19
热数据	5	散热考虑	19
热阻	5	印刷电路板布局考量	21
ESD警告	5	外形尺寸	22
引脚配置和功能描述	6	订购指南	22

修订历史

2013年9月—修订版0：初始版

技术规格

除非另有说明, $V_{IN} = V_{OUT} + 1.2\text{ V}$ 或 $V_{IN} = 4.5\text{ V}$ (取较大者), $V_{EN} = V_{IN}$, $I_{OUT} = 10\text{ mA}$, $C_{IN} = C_{OUT} = C_{REG} = 10\text{ }\mu\text{F}$, $C_{REF} = C_{BYP} = 1\text{ }\mu\text{F}$ 。典型规格 $T_A = 25^\circ\text{C}$ 。除非另有说明, 最小值/最大值规格 $T_J = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ 。

表1.

参数	符号	测试条件/注释	最小值	典型值	最大值	单位
输入电压范围	V_{IN}		4.5		16	V
工作电源电流	I_{GND}	$I_{OUT} = 0\text{ }\mu\text{A}$		4.3	7.0	mA
		$I_{OUT} = 800\text{ mA}$		8.6	12	mA
关断电流	I_{IN-SD}	$V_{EN} = 0\text{ V}$	0.1		3	μA
输出噪声	OUT_{NOISE}	10 Hz至100 kHz, 独立于输出电压		1.6		$\mu\text{V rms}$
		100 Hz至100 kHz, 独立于输出电压		1.0		$\mu\text{V rms}$
噪声谱密度	NSD	10 kHz至1 MHz, 独立于输出电压		1.7		nV/ $\sqrt{\text{Hz}}$
电源抑制比	PSRR	1 kHz 至100 kHz, $V_{IN} = 6.2\text{ V}$, $V_{OUT} = 5\text{ V}$ (800 mA)		86		dB
		1 MHz, $V_{IN} = 6.2\text{ V}$, $V_{OUT} = 5\text{ V}$ (800 mA)		54		dB
		1 kHz 至100 kHz, $V_{IN} = 6.2\text{ V}$, $V_{OUT} = 5\text{ V}$ (400 mA)		95		dB
		1 MHz, $V_{IN} = 6.2\text{ V}$, $V_{OUT} = 5\text{ V}$ (400 mA)		62		dB
		1 kHz 至100 kHz, $V_{IN} = 5\text{ V}$, $V_{OUT} = 3.3\text{ V}$ (800 mA)		94		dB
		1 MHz, $V_{IN} = 5\text{ V}$, $V_{OUT} = 3.3\text{ V}$ (800 mA)		62		dB
		1 kHz 至100 kHz, $V_{IN} = 5\text{ V}$, $V_{OUT} = 3.3\text{ V}$ (800 mA)		95		dB
1 MHz, $V_{IN} = 5\text{ V}$, $V_{OUT} = 3.3\text{ V}$ (400 mA)		68		dB		
V_{OUT} 电压精度 电压精度	V_{OUT}	$V_{OUT} = V_{REF}$				
		$I_{OUT} = 10\text{ mA}$, $T_J = 25^\circ\text{C}$ 1 mA < I_{OUT} < 800 mA, 整个线路、 负载与温度范围内	-1		+1	%
V_{OUT} 调整 电压调整率 负载调整率 ¹	$\Delta V_{OUT}/\Delta V_{IN}$ $\Delta V_{OUT}/\Delta I_{OUT}$	$V_{IN} = V_{OUT} + 1.2\text{ V}$ 或 $V_{OUT} + 4.5\text{ V}$, 取较大者, 最高16 V	-0.01		+0.01	%/V
		$I_{OUT} = 1\text{ mA}$ 至 800 mA		0.4	1.0	%/A
V_{OUT} 限流阈值 ²	I_{LIMIT}		1.0	1.2	1.6	A
压差 ³	$V_{DROPOUT}$	$I_{OUT} = 400\text{ mA}$, $V_{OUT} = 5\text{ V}$		0.3	0.5	V
		$I_{OUT} = 800\text{ mA}$, $V_{OUT} = 5\text{ V}$		0.6	1.0	V
下拉电阻	V_{OUT} 下拉电阻	$V_{EN} = 0\text{ V}$, $V_{OUT} = 1\text{ V}$		600		Ω
	V_{REG} 下拉电阻	$V_{EN} = 0\text{ V}$, $V_{REG} = 1\text{ V}$		34		k Ω
	V_{REF} 下拉电阻	$V_{EN} = 0\text{ V}$, $V_{REF} = 1\text{ V}$		800		Ω
	V_{BYP} 下拉电阻	$V_{EN} = 0\text{ V}$, $V_{BYP} = 1\text{ V}$		500		Ω
启动时间 ⁴	$t_{START-UP}$ $t_{REG-START-UP}$ $t_{REF-START-UP}$	$V_{OUT} = 5\text{ V}$				
		V_{OUT} 启动时间		2.8		ms
		V_{REG} 启动时间		1.0		ms
热关断	T_{SSD} $T_{SSD-HYS}$	T_J 上升		155		$^\circ\text{C}$
				15		$^\circ\text{C}$
欠压阈值	$UVLO_{RISE}$ $UVLO_{FALL}$ $UVLO_{HYS}$	输入电压上升			4.49	V
		输入电压下降	3.85			V
		迟滞		240		
V_{REG} 欠压阈值	$V_{REGUVLO_{RISE}}$ $V_{REGUVLO_{FALL}}$ $V_{REGUVLO_{HYS}}$	V_{REG} 上升			3.1	V
		V_{REG} 下降	2.55			V
		迟滞		210		

ADM7150

参数	符号	测试条件/注释	最小值 典型值 最大值	单位
EN输入		$4.5\text{ V} \leq V_{\text{IN}} \leq 16\text{ V}$		
EN输入逻辑高电平	EN_{HIGH}		3.2	V
EN输入逻辑低电平	EN_{LOW}			0.8 V
EN输入逻辑迟滞	EN_{HYS}	$V_{\text{IN}} = 5\text{ V}$	225	mV
EN输入漏电流	$I_{\text{EN-LKG}}$	$V_{\text{EN}} = V_{\text{IN}} \text{ or GND}$	0.1 1.0	μA

¹ 基于使用1 mA和800 mA负载的端点计算。1 mA以下负载的典型负载调整性能参见图7、图16和图22。

² 限流阈值定义为输出电压降至额定典型值90%时的电流。例如，5.0 V输出电压的电流限值定义为引起输出电压降至5.0 V的90%或4.5 V的电流。

³ 压差定义为设置输入电压以实现标称输出电压时的输入至输出电压差。压差仅适用于4.5 V以上的输出电压。

⁴ 启动时间定义为 V_{EN} 的上升沿到 V_{OUT} 、 V_{REG} 或 V_{REF} 达到其标称值90%的时间。

⁵ 输出电压关闭，直到跨过 V_{REG} UVLO上升阈值。 V_{REG} 输出关闭，直到跨过输入电压UVLO上升阈值。

推荐规格：输入和输出电容

表2.

参数	符号	测试条件/注释	最小值 典型值 最大值	单位
电容		$T_{\text{A}} = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$		
最小输入 ¹	C_{IN}		7.0	μF
最小稳压器 ¹	C_{REG}		7.0	μF
最小输出 ¹	C_{OUT}		7.0	μF
最小旁路	C_{BYP}		0.1	μF
最小基准电压源	C_{REF}		0.7	μF
电容等效串联电阻(ESR)	R_{ESR}	$T_{\text{A}} = -40^{\circ}\text{C}$ 至 $+125^{\circ}\text{C}$		
$C_{\text{REG}}, C_{\text{OUT}}, C_{\text{IN}}, C_{\text{REF}}$			0.001	0.2 Ω
C_{BYP}			0.001	2.0 Ω

¹ 在所有工作条件下，最小输入、稳压器和输出电容必须大于7.0 μF 。选择器件时必须考虑应用的所有工作条件，确保达到最小电容要求。配合任何LDO使用时，建议使用X7R型和X5R型电容，但不建议使用Y5V和Z5U电容。

绝对最大额定值

表3.

参数	额定值
VIN至GND	-0.3 V至+18 V
VREG至GND	-0.3 V至VIN, 或+6 V (取较小者)
VOUT至GND	-0.3 V至VREG, 或+6 V (取较小者)
VOUT至BYP	±0.3 V
EN至GND	-0.3 V至 +18 V
BYP至GND	-0.3 V至VREG, 或+6 V (取较小者)
REF至GND	-0.3 V至VREG, 或+6 V (取较小者)
REF_SENSE 至GND	-0.3 V至+6 V
存储温度范围	-65°C至+150°C
结温	150°C
工作环境温度范围	-40°C至+125°C
焊接条件	JEDEC J-STD-020

注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值，并不能以这些条件或者在任何其他超出本技术规范操作章节中所示规格的条件下，推断器件能否正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

热数据

绝对最大额定值仅适合单独应用，但不适合组合使用。超过结温限值，可致ADM7150损坏。监控环境温度并不能保证 T_J 不会超出额定温度限值。在高功耗和热阻不佳的应用中，额定最高环境温度可能必须降低。

在功耗中等且印刷电路板(PCB)热阻较低的应用中，只要结温在额定限值以内，则最高环境温度可以超过最大值。器件的结温(T_J)取决于环境温度(T_A)、器件的功耗(P_D)和封装的结至环境热阻(θ_{JA})。

最高结温(T_J)由环境温度(T_A)和功耗(P_D)通过下式计算：

$$T_J = T_A + (P_D \times \theta_{JA})$$

封装的结至环境热阻(θ_{JA})基于使用4层板的建模和计算方法，主要取决于应用和板布局。在最大功耗较高的应用中，需要特别注意热板设计。 θ_{JA} 的值可能随PCB材料、布局和环境条件不同而异。 θ_{JA} 的额定值基于4" x 3"的4层电路板。有关板结构的详细信息，请参考JESD51-7和JESD51-9。

Ψ_{JB} 是结至板热特性参数，单位为°C/W。封装的 Ψ_{JB} 基于使用4层板的建模和计算方法。JESD51-12——“报告和使用电子封装热信息指南”中声明，热特性参数与热阻不是一回事。 Ψ_{JB} 衡量沿多条热路径流动的器件功率，而 Ψ_{JB} 只涉及一条路径。因此， Ψ_{JB} 热路径包括来自封装顶部的对流和封装的辐射，这些因素使得 Ψ_{JB} 在现实应用中更有用。最高结温(T_J)由板温度(T_B)和功耗(P_D)通过下式计算：

$$T_J = T_B + (P_D \times \Psi_{JB})$$

有关 Ψ_{JB} 的更详细信息，请参考JESD51-8和JESD51-12。

热阻

θ_{JA} 、 θ_{JC} 和 Ψ_{JB} 针对最差条件，即器件焊接在电路板上以实现表贴封装。

表4. 热阻

封装类型	θ_{JA}	θ_{JC}	Ψ_{JB}	单位
8引脚 LFCSP	36.7	23.5	13.3	°C/W
8引脚 SOIC	36.9	27.1	18.6	°C/W

ESD警告




ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。

ADM7150

引脚配置和功能描述




NOTES

1. EXPOSED PAD ON THE BOTTOM OF THE PACKAGE. EXPOSED PAD ENHANCES THERMAL PERFORMANCE AND IS ELECTRICALLY CONNECTED TO GND INSIDE THE PACKAGE. CONNECT THE EXPOSED PAD TO THE GROUND PLANE ON THE BOARD TO ENSURE PROPER OPERATION.

11043-003

图3. 8引脚LFCSP的引脚配置



NOTES

1. EXPOSED PAD ON THE BOTTOM OF THE PACKAGE. EXPOSED PAD ENHANCES THERMAL PERFORMANCE AND IS ELECTRICALLY CONNECTED TO GND INSIDE THE PACKAGE. CONNECT THE EXPOSED PAD TO THE GROUND PLANE ON THE BOARD TO ENSURE PROPER OPERATION.

11043-004

图4. 8引脚SOIC的引脚配置

表5. 引脚功能描述

引脚编号	引脚名称	说明
1	VREG	LDO放大器的稳压输入电源。使用10 μF或更大的电容旁路VREG至GND。不要将负载接地。
2	VOUT	被调制的输出电压。使用10 μF或更大的电容旁路VOUT至GND。
3	BYP	低噪声旁路电容。将一个1 μF电容连接到GND以降低噪声。不要将负载接地。
4	GND	接地连接。
5	REF_SENSE	REF_SENSE必须连接到REF引脚才能正常工作。不要连接到VOUT或GND。
6	REF	低噪声基准电压输出。通过1 μF电容将REF旁路至GND。为提供固定输出电压，将REF_SENSE短接到REF。不要将负载接地。
7	EN	使能。将EN接到高电平时，稳压器启动；将EN接到低电平时，稳压器关闭。若要实现自动启动，请将EN接VIN。
8	VIN EPAD	稳压器输入电源。使用10 μF或更大的电容旁路VIN至GND。 封装底部的裸露焊盘。裸露焊盘可增强散热性能，它与封装内部的GND形成电气连接。为确保正常工作，应将裸露焊盘连接至电路板的接地层。

典型性能参数

除非另有说明, $V_{IN} = V_{OUT} + 1.2V$ 或 $V_{IN} = 4.5V$ (取较大者), $V_{EN} = V_{IN}$, $I_{OUT} = 10mA$, $C_{IN} = C_{OUT} = C_{REG} = 10\mu F$, $C_{REF} = C_{BYP} = 1\mu F$, $T_A = 25^\circ C$ 。




图5. 不同输入电压下关断电流与温度的关系, $V_{OUT} = 5V$




图8. 输出电压(V_{OUT})与输入电压(V_{IN})的关系, $V_{OUT} = 5V$




图6. 输出电压(V_{OUT})与结温(T_J)的关系, $V_{OUT} = 5V$




图9. 接地电流与结温(T_J)的关系, $V_{OUT} = 5V$




图7. 输出电压(V_{OUT})与负载电流(I_{LOAD})的关系, $V_{OUT} = 5V$




图10. 接地电流与负载电流(I_{LOAD})的关系, $V_{OUT} = 5V$

ADM7150




图11. 接地电流与输入电压(V_{IN})的关系, $V_{OUT} = 5V$




图14. 低压差下接地电流与输入电压(V_{IN})的关系, $V_{OUT} = 5V$




图12. 压差与负载电流(I_{LOAD})的关系, $V_{OUT} = 5V$




图15. 输出电压(V_{OUT})与结温(T_j)的关系, $V_{OUT} = 3.3V$




图13. 低压差下输出电压(V_{OUT})与输入电压(V_{IN})的关系, $V_{OUT} = 5V$




图16. 输出电压(V_{OUT})与负载电流(I_{LOAD})的关系, $V_{OUT} = 3.3V$




图17. 输出电压(V_{OUT})与输入电压(V_{IN})的关系, $V_{OUT} = 3.3 V$




图20. 接地电流与输入电压(V_{IN})的关系, $V_{OUT} = 3.3 V$




图18. 接地电流与结温(T_J)的关系, $V_{OUT} = 3.3 V$




图21. 输出电压(V_{OUT})与结温(T_J)的关系, $V_{OUT} = 1.8 V$




图19. 接地电流与负载电流(I_{LOAD})的关系, $V_{OUT} = 3.3 V$




图22. 输出电压(V_{OUT})与负载电流(I_{LOAD})的关系, $V_{OUT} = 1.8 V$

ADM7150




图23. 输出电压(V_{OUT})与输入电压(V_{IN})的关系, $V_{OUT} = 1.8 V$




图26. 接地电流与输入电压(V_{IN})的关系, $V_{OUT} = 1.8 V$




图24. 接地电流与结温(T_J)的关系, $V_{OUT} = 1.8 V$




图27. 电源抑制比(PSRR)与频率的关系, $V_{OUT} = 5 V$, $V_{IN} = 6.2 V$




图25. 接地电流与负载电流(I_{LOAD})的关系, $V_{OUT} = 1.8 V$




图28. 不同裕量电压下电源抑制比(PSRR)与频率的关系, $V_{OUT} = 5 V$, 400 mA负载




图29. 电源抑制比(PSRR)与频率的关系,
 $V_{OUT} = 3.3V$, $V_{IN} = 5V$

11043-029




图32. 电源抑制比(PSRR)与裕量电压的关系,
400 mA负载, $V_{OUT} = 5V$

11043-032




图30. 电源抑制比(PSRR)与频率的关系,
 $V_{OUT} = 1.8V$, $V_{IN} = 5V$

11043-030




图33. 电源抑制比(PSRR)与裕量电压的关系,
800 mA负载, $V_{OUT} = 5V$

11043-033




图31. 电源抑制比(PSRR)与裕量电压的关系,
100 mA负载, $V_{OUT} = 5V$

11043-031




图34. 电源抑制比(PSRR)与 C_{BYT} 的关系, 400 mA负载,
400 mV裕量, $V_{OUT} = 5V$

11043-034

ADM7150




图35. 电源抑制比(PSRR)与电容(C_{BYP})的关系, 400 mA负载, 1.2 V裕量, $V_{\text{OUT}} = 5\text{ V}$

11043-035




图38. 输出噪声频谱密度, 1 kHz至10 MHz, $I_{\text{LOAD}} = 10\text{ mA}$

11043-038




图36. RMS输出噪声与负载电流(I_{LOAD})的关系, 10 Hz至100 kHz

11043-036




图39. 输出噪声频谱密度, 0.1 Hz至100 kHz, $I_{\text{LOAD}} = 10\text{ mA}$

11043-039




图37. RMS输出噪声与负载电流(I_{LOAD})的关系, 100 Hz至100 kHz

11043-037




图40. 不同负载电流下的输出噪声频谱密度, 1 kHz至10 MHz

11043-040




图41. 不同负载电流下的输出噪声频谱密度, 0.1 Hz至100 kHz




图42. 不同 C_{BYP} 下的输出噪声频谱密度, 负载电流为10 mA




图43. 负载瞬态响应, $I_{LOAD} = 1\text{ mA}$ 至 800 mA , $V_{OUT} = 5\text{ V}$, $V_{IN} = 6.2\text{ V}$, $CH1 = I_{OUT}$, $CH2 = V_{OUT}$




图44. 负载瞬态响应, $I_{LOAD} = 10\text{ mA}$ 至 800 mA , $V_{OUT} = 5\text{ V}$, $V_{IN} = 6.2\text{ V}$, $CH1 = I_{OUT}$, $CH2 = V_{OUT}$




图45. 负载瞬态响应, $I_{LOAD} = 100\text{ mA}$ 至 600 mA , $V_{OUT} = 5\text{ V}$, $V_{IN} = 6.2\text{ V}$, $CH1 = I_{OUT}$, $CH2 = V_{OUT}$




图46. 负载瞬态响应, $I_{LOAD} = 1\text{ mA}$ 至 100 mA , $V_{OUT} = 5\text{ V}$, $V_{IN} = 6.2\text{ V}$, $CH1 = I_{OUT}$, $CH2 = V_{OUT}$

ADM7150




图47. 线路瞬态响应, 2 V输入阶跃, $I_{LOAD} = 800 \text{ mA}$, $V_{OUT} = 1.8 \text{ V}$, $V_{IN} = 4.5 \text{ V}$, $CH1 = V_{IN}$, $CH2 = V_{OUT}$




图48. 线路瞬态响应, 2 V输入阶跃, $I_{LOAD} = 800 \text{ mA}$, $V_{OUT} = 3.3 \text{ V}$, $V_{IN} = 4.5 \text{ V}$, $CH1 = V_{IN}$, $CH2 = V_{OUT}$




图49. 线路瞬态响应, 2 V输入阶跃, $I_{LOAD} = 800 \text{ mA}$, $V_{OUT} = 5 \text{ V}$, $V_{IN} = 6.2 \text{ V}$, $CH1 = V_{IN}$, $CH2 = V_{OUT}$




图50. V_{EN} 上升后的 V_{OUT} 、 V_{REF} 、 V_{REG} 启动时间, $V_{OUT} = 3.3 \text{ V}$, $V_{IN} = 5 \text{ V}$

工作原理

ADM7150是一款超低噪声、高电源抑制比(PSRR)线性稳压器，设计用于射频(RF)应用。输入电压范围为4.5 V至16 V，输出电流最大值为800 mA。室温时，典型关断功耗为0.1 μ A。

ADM7150经过优化，利用10 μ F陶瓷电容可实现出色的瞬态性能。




图51. 简化内部框图

ADM7150内置一个基准电压源、一个误差放大器和一个P沟道MOSFET调整管。输出电流经由PMOS调整管提供，其受误差放大器控制。误差放大器比较基准电压与输出端的反馈电压，并放大该差值。如果反馈电压低于基准电压，PMOS器件的栅极将被拉低，以便通过更多电流，提高输出电压。如果反馈电压高于基准电压，PMOS器件的栅极将被拉高，以便通过较少电流，降低输出电压。

通过对基准电压进行深度滤波，ADM7150在10 kHz到1 MHz范围内可实现1.7 nV/ $\sqrt{\text{Hz}}$ 的典型输出噪声。误差放大器始终是单位增益，因此输出噪声与输出电压无关。

为在宽频率范围内保持非常高的PSRR，ADM7150架构使用内部有源纹波滤波器。该级将低输出噪声LDO与VIN上的噪声隔离。因此，ADM7150的PSRR在更宽频率范围内比任何单级LDO都高得多。

在正常工作条件下，ADM7150利用EN引脚使能和禁能VOUT引脚。EN为高电平时，VOUT开启；EN为低电平时，VOUT关闭。若要实现自动启动，可将EN与VIN相连。




图52. 简化ESD保护功能框图

ESD保护结构在框图中显示为齐纳二极管(见图52)。

应用信息

电容选择

输出电容

ADM7150设计采用陶瓷电容工作，但只要注意有效串联电阻(ESR)值要求，便可以采用大多数常用电容。输出电容的ESR会影响LDO控制环路的稳定性。为了确保ADM7150稳定工作，推荐使用至少10 μF 、ESR为0.2 Ω 或更小的电容。输出电容还会影响稳压器对负载电流变化的瞬态响应。采用较大的输出电容值可以改善ADM7150对大负载电流变化的瞬态响应。图53显示输出电容值为10 μF 时的瞬态响应。




图53. 输出瞬态响应, $V_{OUT} = 5\text{V}$, $C_{OUT} = 10\mu\text{F}$,
CH1 = 负载电流, CH2 = V_{OUT}

输入和VREG电容

在VIN至GND之间连接一个10 μF 电容可以降低电路对PCB布局布线的敏感性，特别是遇到长输入走线或高信号源阻抗时。

为了保持最佳的稳定性和PSRR性能，VREG与GND之间应连接一个10 μF 电容。如果要求输出电容大于10 μF ，可选用更高的输入和VREG电容。

REF电容

为了稳定基准电压放大器，必须使用REF电容。REF与GND之间应连接一个至少1 μF 的电容。

BYP电容

为了对基准电压缓冲器进行滤波，必须使用BYP电容。通常在BYP与GND之间连接一个1 μF 电容。可以使用低至0.1 μF 的电容，但是，LDO的输出噪声电压会因此而提高。

此外，可以提高BYP电容值以降低1 kHz以下的噪声，不过LDO的启动时间会延长。非常大的 C_{BYP} 会显著降低10 Hz以下的噪声。对于33 μF 以上的电容，建议使用钽电容。在较高频率时，为了保持良好的噪声性能，需要将一个1 μF 陶瓷电容与更大的钽电容并联。固态钽电容对麦克风噪声问题不太敏感。




图54. 噪声频谱密度与频率的关系, $C_{BYP} = 1\mu\text{F}$ 至1 mF




图55. 不同频率下噪声频谱密度与电容(C_{BYP})的关系

电容特性

只要符合最小电容和最大ESR要求，ADM7150可以采用任何质量优良的陶瓷电容。陶瓷电容可采用各种各样的电介质制造，温度和所施加的电压不同时其特性也不相同。电容必须具有足以在必要的温度范围和直流偏置条件下确保最小电容的电介质。推荐使用额定电压为6.3 V至50 V的X5R或X7R电介质。Y5V和Z5U电介质的温度和直流偏置特性不佳，建议不要使用。

图56所示为1206、10 μF、10 V、X5R电容的容值与直流偏置电压的关系。电容的电压稳定性受电容尺寸和电压额定值影响极大。一般而言，封装较大或电压额定值较高的电容具有较好的稳定性。X5R电介质的温度变化率在-40°C至+85°C温度范围内约为±15%，与封装或电压额定值没有函数关系。




图56. 电容与直流偏置电压的关系

考虑电容随温度、元件容差和电压的变化，可以利用公式1确定最差情况下的电容。

$$C_{EFF} = C_{BIAS} \times (1 - TEMPCO) \times (1 - TOL) \quad (1)$$

其中：

C_{BIAS} 为工作电压下的有效电容。

$TEMPCO$ 为最差的电容温度系数。

TOL 为最差的元件容差。

本例中，假定X5R电介质在-40°C至+85°C范围内的最差条件温度系数(TEMPCO)为15%。如图56所示，在5 V电压下，假定电容容差(TOL)为10%， C_{BIAS} 为9.72 μF。

将这些值代入公式1中可得到：

$$C_{EFF} = 9.72 \mu\text{F} \times (1 - 0.15) \times (1 - 0.1) = 7.44 \mu\text{F}$$

因此，在选定输出电压条件下，本例中所选电容满足LDO在温度和容差方面的最小电容要求。

为了保证ADM7150的性能，必须针对每一种应用来评估直流偏置、温度和容差对电容性能的影响。

使能(EN)和欠压闭锁(UVLO)

在正常工作条件下，ADM7150利用EN引脚使能和禁能VOUT引脚。如图57所示，当EN上的上升电压越过上阈值时，VOUT开启。当EN上的下降电压越过阈值下限时，VOUT关闭。迟滞随输入电压而变化。例如，输入电压为4.5 V时，EN迟滞约为200 mV。




图57. 对EN引脚操作的典型V_{OUT}响应，V_{OUT} = 3.3 V，V_{IN} = 5 V




图58. 不同温度下典型EN上升阈值与输入电压(V_{IN})的关系

ADM7150




图59. 不同温度下典型EN下降阈值与输入电压(V_{IN})的关系

ADM7150还内置欠压闭锁电路，当输入电压低于稳压器的最小输入电压额定值时，输出电压禁用。阈值上限和下限是固定值，并具有大约300 mV的迟滞。




图60. 典型UVLO迟滞, $V_{OUT} = 3.3\text{ V}$

图60显示了UVLO功能的典型迟滞。该迟滞可以防止输入电压上的噪声在经过阈值点时引起开关振荡。

启动时间

ADM7150利用内置软启动功能，在输出使能时限制浪涌电流。当输出为5 V时，从跨过EN有效阈值到输出达到其最终值90%的启动时间约为3 ms。

输出电压的上升时间(10%至90%)约为：

$$0.0012 \times C_{BYP} \text{ 秒}$$

其中， C_{BYP} 的单位为 μF 。




图61. 典型启动行为, $C_{BYP} = 1\ \mu\text{F}$ 至 $10\ \mu\text{F}$




图62. 典型启动行为, $C_{BYP} = 10\ \mu\text{F}$ 至 $330\ \mu\text{F}$

REF、BYP和VREG引脚

REF、BYP和VREG是内部产生的电压，需要外部旁路电容才能正常工作。任何情况下都不能将任何负载连接到这些引脚，否则会影响ADM7150的噪声和PSRR性能。使用值较大的 C_{BYP} 、 C_{REF} 和 C_{REG} 是允许的，但会增加启动时间，如“启动时间”部分所述。

限流和热过载保护

ADM7150内置限流和热过载保护电路，可防止功耗过大导致受损。当输出负载达到1.2 A(典型值)时，限流电路就会起作用。当输出负载超过1.2 A时，输出电压会被降低，以保持恒定的限流值。

热过载保护电路将结温限制在155°C(典型值)以下。在极端条件下(即高环境温度和/或高功耗)，当结温开始升至155°C以上时，输出就会关闭，从而将输出电流降至0。当结温降至140°C以下时，输出又会开启，输出电流恢复为工作值。

考虑V_{OUT}至GND发生负载短路的情况。首先，ADM7150的限流功能起作用，因此，仅有1.2 A电流传导至短路电路。如果结的自发热量足够大，使其温度升至155°C以上，热关断功能就会激活，输出关闭，输出电流降至0。当结温冷却下来，降至140°C以下时，输出开启，将1.2 A电流传导至短路路径中，再次导致结温升至155°C以上。结温在140°C至155°C范围内的热振荡导致电流在1.2 A和0 mA之间振荡；只要输出端存在短路，振荡就会持续下去。

限流和热过载保护旨在保护器件免受偶然过载条件影响。为保证器件稳定工作，必须从外部限制器件的功耗，使结温不会超过150°C。

散热考虑

在输入至输出电压差很小的应用中，ADM7150不会产生很多热量。然而，在环境温度很高和/或输入电压很大的应用中，封装发出的热量可能非常大，导致芯片结温超过最高结温150°C。

当结温超过155°C时，转换器进入热关断模式。只有当结温降至140°C以下时，它才会恢复，以防永久性受损。因此，为了保证器件在所有条件下具有可靠性能，必须对具体应用进行热分析。芯片的结温为环境温度与功耗所引起的封装温升之和，如公式2所示。

为保证器件可靠工作，ADM7150的结温不得超过150°C。为确保结温低于此最高结温，用户需要注意会导致结温变化的参数。这些参数包括环境温度、功率器件的功耗、结与周围空气之间的热阻(θ_{JA})。 θ_{JA} 的值取决于所用的封装填

充物和将封装GND引脚和裸露焊盘焊接到PCB所用的覆铜数量。

表6给出了各种PCB覆铜尺寸时8引脚SOIC和8引脚LFCSP封装的典型 θ_{JA} 值。

表7给出了8引脚SOIC和8引脚LFCSP封装的典型 Ψ_{JB} 值。

表6. 典型 θ_{JA} 值

覆铜面积(mm ²)	θ_{JA} (°C/W)	
	8引脚 LFCSP	8引脚 SOIC
25 ¹	165.1	165
100	125.8	126.4
500	68.1	69.8
1000	56.4	57.8
6400	42.1	43.6

¹ 器件焊接在最小尺寸引脚走线上。

表7. 典型 Ψ_{JB} 值

封装	Ψ_{JB} (°C/W)
8引脚 LFCSP	15.1
8引脚 SOIC	17.9

ADM7150的结温可通过下式计算：

$$T_J = T_A + (P_D \times \theta_{JA}) \quad (2)$$

其中：

T_A 为环境温度。

P_D 为芯片的功耗，计算公式如下：

$$P_D = [(V_{IN} - V_{OUT}) \times I_{LOAD}] + (V_{IN} \times I_{GND}) \quad (3)$$

其中：

V_{IN} 和 V_{OUT} 分别为输入和输出电压。

I_{LOAD} 为负载电流。

I_{GND} 为接地电流。

接地电流引起的功耗相当小，可忽略不计。因此，结温的计算公式可简化为：

$$T_J = T_A + \{[(V_{IN} - V_{OUT}) \times I_{LOAD}] \times \theta_{JA}\} \quad (4)$$

如公式4所示，针对给定的环境温度、输入与输出电压差和连续负载电流，为了确保结温不超过150°C，对PCB存在一个最小覆铜尺寸要求。

通过增加ADM7150引脚处和裸露焊盘的覆铜用量，可改善封装的散热性能。还可在封装底部增加散热层，改善热性能。但是，如表6所示，这种增加存在“效益递减”现象，超过某一点后，覆铜面积的增加便不会明显降低结至环境热阻。

ADM7150

图63至图68显示了不同环境温度、功耗和PCB覆铜面积的结温计算结果。




图63. 8引脚LFCSP的结温与总功耗的关系, $T_A = 25^\circ\text{C}$

11043-063




图66. 8引脚SOIC的结温与总功耗的关系, $T_A = 25^\circ\text{C}$

11043-066




图64. 8引脚LFCSP的结温与总功耗的关系, $T_A = 50^\circ\text{C}$

11043-064




图67. 8引脚SOIC的结温与总功耗的关系, $T_A = 50^\circ\text{C}$

11043-067




图65. 8引脚LFCSP的结温与总功耗的关系, $T_A = 85^\circ\text{C}$

11043-065




图68. 8引脚SOIC的结温与总功耗的关系, $T_A = 85^\circ\text{C}$

11043-068

热特性参数(Ψ_{JB})

在已知板温的情况下，可以利用热特性参数(Ψ_{JB})来估算结温上升情况(见图69和图70)。最高结温(T_J)可由板温度(T_B)和功耗(P_D)通过下式计算：

$$T_J = T_B + (P_D \times \Psi_{JB}) \quad (5)$$

8引脚LFCSP封装的 Ψ_{JB} 典型值为15.1°C/W，8引脚SOIC封装为17.9°C/W。




图69. 结温与8引脚LFCSP总功耗的关系




图70. 结温与8引脚SOIC总功耗的关系

印刷电路板布局考量

输入电容应尽可能靠近VIN和GND引脚放置。输出电容应尽可能靠近VOUT和GND引脚放置。旁路电容应靠近相应的引脚和GND。在板面积受限的情况下，采用0805、0603或0402尺寸的电容可实现最小尺寸解决方案。




图71. 8引脚LFCSP PCB布局示例





图72. 8引脚SOIC PCB布局示例


外形尺寸



COMPLIANT TO JEDEC STANDARDS MO-229-WEED

图73. 8引脚脚架构芯片级封装[LFCSP_WD]
3 mm × 3 mm超薄体, 双列引脚
(CP-8-11)

图示尺寸单位: mm



COMPLIANT TO JEDEC STANDARDS MS-012-A A

图74. 带裸露焊盘的8引脚标准小型封装[SOIC_N_EP]窄体
(RD-8-2)

图示尺寸单位: mm

订购指南

型号 ¹	温度范围	输出电压	封装描述	封装选项	标识
ADM7150ACPZ-1.8-R2	-40°C至+125°C	1.8	8引脚 LFCSP_WD	CP-8-11	LP3
ADM7150ACPZ-3.3-R2	-40°C至+125°C	3.3	8引脚 LFCSP_WD	CP-8-11	LNA
ADM7150ACPZ-4.5-R2	-40°C至+125°C	4.5	8引脚 LFCSP_WD	CP-8-11	LNL
ADM7150ACPZ-4.8-R2	-40°C至+125°C	4.8	8引脚 LFCSP_WD	CP-8-11	LNM
ADM7150ACPZ-5.0-R2	-40°C至+125°C	5.0	8引脚 LFCSP_WD	CP-8-11	LNB

型号 ¹	温度范围	输出电压	封装描述	封装选项	标识
ADM7150ACPZ-1.8-R7	-40°C至+125°C	1.8	8引脚 LFCSP_WD	CP-8-11	LP3
ADM7150ACPZ-3.3-R7	-40°C至+125°C	3.3	8引脚 LFCSP_WD	CP-8-11	LNA
ADM7150ACPZ-4.5-R7	-40°C至+125°C	4.5	8引脚 LFCSP_WD	CP-8-11	LNL
ADM7150ACPZ-4.8-R7	-40°C至+125°C	4.8	8引脚 LFCSP_WD	CP-8-11	LNM
ADM7150ACPZ-5.0-R7	-40°C至+125°C	5.0	8引脚 LFCSP_WD	CP-8-11	LNB
ADM7150ARDZ-1.8	-40°C至+125°C	1.8	8引脚 SOIC_N_EP	RD-8-2	
ADM7150ARDZ-2.8	-40°C至+125°C	2.8	8引脚 SOIC_N_EP	RD-8-2	
ADM7150ARDZ-3.0	-40°C至+125°C	3.0	8引脚 SOIC_N_EP	RD-8-2	
ADM7150ARDZ-3.3	-40°C至+125°C	3.3	8引脚 SOIC_N_EP	RD-8-2	
ADM7150ARDZ-5.0	-40°C至+125°C	5.0	8引脚 SOIC_N_EP	RD-8-2	
ADM7150ARDZ-3.0-R7	-40°C至+125°C	3.0	8引脚 SOIC_N_EP	RD-8-2	
ADM7150ARDZ-3.3-R7	-40°C至+125°C	3.3	8引脚 SOIC_N_EP	RD-8-2	
ADM7150ARDZ-5.0-R7	-40°C至+125°C	5.0	8引脚 SOIC_N_EP	RD-8-2	
ADM7150CP-EVALZ		5.0	评估板		

¹Z = 符合RoHS标准的器件。

注释