

特性

架构灵活，能与所有数模转换器(DAC)接口

接受差分电流或电压输入（提供单端电压输出）

高输出电流驱动能力

输出电流大于100 mA rms

在重负载（16 Ω至32 Ω）下精确再现大动态音乐

出色的音频保真度

1 kHz时总谐波失真加噪声(THD + N)为-121 dB, ±5 V电源和

32 Ω负载时提供2 V rms输出

1.8 μV rms的低输出噪声（10 Hz至22 kHz, A加权滤波器）

电源电压范围：±3.3 V至±6 V（典型值）

低功耗工作

使能：60 mW, $V_{CC} = +5 V$, $V_{EE} = -5 V$

禁用/语音选择：<30 μA

带高输出阻抗的低功耗禁用模式

关断模式下处于高阻态，高保真路径中无需语音模式切换

20 kHz下电源抑制比(PSRR)大于87 dB

可调输入共模电压和电阻可编程基准电压

1.45 V（典型值），无外部元件

能够提供两个串联单极点低通滤波器

2.2 nF最大输入电容

第二个滤波器位于GAINx和FILTx引脚之间

Pop/Click噪声抑制

集成信号链减小印刷电路板(PCB)面积

紧凑型 4 mm × 4 mm LFCSP 封装

应用

高保真耳机驱动器

移动电话

蓝牙扬声器和耳机

游戏笔记本和平板电脑

影音接收机

专业音频设备

音频测试设备

车载信息娱乐系统

功能框图




图1.

概述

SSM6322 是一款集成式双通道音频放大器解决方案，可直接与音频 DAC/编解码器接口，最大限度地提高高保真音频信号链的保真度。SSM6322 的高效设计可实现出色的音频性能，同时最大限度地降低功耗，以使便携式应用中的电池使用时间最长。

SSM6322 在 1 kHz 时具有 -121 dB 的 THD + N，并具有非常低的输出噪声（20 Hz 至 20 kHz）。低功耗工作、高峰值输出电流和高 PSRR，使 SSM6322 成为需要高保真音频、高动态范围、高精度和低功耗应用的理想选择。这种高集成度驱动解决方案还能减少开发时间，缩小电路板空间，并将外部元件减至最少。

SSM6322 采用 24 引脚 LFCSP 封装。SSM6322 的工作温度范围为 -40°C 至 +85°C 工业温度范围。

Rev. 0

[Document Feedback](#)

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.

Tel: 781.329.4700

©2017 Analog Devices, Inc. All rights reserved.

[Technical Support](#)

www.analog.com/cn

目录

特性.....	1	典型性能参数.....	8
应用.....	1	测试电路.....	14
功能框图.....	1	工作原理.....	15
概述.....	1	应用信息.....	16
修订历史.....	2	手机中的耳机驱动器.....	16
技术规格.....	3	共模控制电路.....	16
±5 V电源.....	3	容性负载驱动.....	17
±3.3 V电源.....	4	SSM6322在耳机驱动器中的应用.....	18
绝对最大额定值.....	6	设计指南.....	19
热阻.....	6	外形尺寸.....	20
ESD警告.....	6	订购指南.....	20
引脚配置和功能描述.....	7		

修订历史

2017年3月—修订版0：初始版

技术规格

±5 V电源

除非另有说明， $T_A = 25^\circ\text{C}$ ，基准电压(V_{REF}) = 0 V，反馈电阻(R_F) = 增益电阻(R_G) = 1 k Ω (参见图38)。

表1.

参数	测试条件/注释	最小值	典型值	最大值	单位
动态性能					
增益带宽	$R_{IN1} = 1\text{ k}\Omega$, $R_{IN2} = 1\text{ k}\Omega$ (见图38), 输出电压(V_{OUT}) = 0.2 V p-p		25		MHz
压摆率	增益 = 1, $V_{OUT} = 2\text{ V}$ 阶跃		18		V/ μs
通道隔离	1 kHz至10 kHz, 输入电压(V_{IN}) = 5 V p-p, $R_L = 600\ \Omega$ 、32 Ω 、16 Ω		-140		dB
失真性能					
THD + N	1 kHz, $V_{OUT} = 2\text{ V rms}$, 低通滤波器 = 80 kHz, $R_L = 600\ \Omega$		-122		dB
	1 kHz, $V_{OUT} = 2\text{ V rms}$, 低通滤波器 = 80 kHz, $R_L = 32\ \Omega$		-121		dB
	1 kHz, $V_{OUT} = 1.6\text{ V rms}$, 低通滤波器 = 80 kHz, $R_L = 16\ \Omega$		-118		dB
交调失真(IMD)	SMPTE双音, 4:1 (60 Hz和7 kHz), 增益 = 1, $V_{OUT} = 2\text{ V rms}$, $R_L = 600\ \Omega$, 90 kHz测量带宽		-125		dB
	CCIF双音 (19 kHz和20 kHz), 增益 = 1, $V_{OUT} = 2\text{ V rms}$, $R_L = 600\ \Omega$, 90 kHz测量带宽		-131		dB
噪声性能					
A加权输出噪声	$f = 10\text{ Hz}$ 至22 kHz		1.8		$\mu\text{V rms}$
输入电压噪声	$f = 10\text{ Hz}$		5.2		nV/ $\sqrt{\text{Hz}}$
	$f = 100\text{ kHz}$		3.6		nV/ $\sqrt{\text{Hz}}$
输入电流噪声	$f = 10\text{ Hz}$		10		pA/ $\sqrt{\text{Hz}}$
	$f = 100\text{ kHz}$		1.2		pA/ $\sqrt{\text{Hz}}$
直流性能					
输出失调电压			90	250	μV
输出失调电压漂移			1.5	7.5	$\mu\text{V}/^\circ\text{C}$
输入偏置电流		-2.4	-1.8	-1	μA
输入失调电流			60	320	nA
开环增益	$V_{OUT} = \pm 2.3\text{ V}$, $R_L = 600\ \Omega$	107	120		dB
输入特性					
输入电容			2		pF
输入共模电压范围	$I_{DIFF} = 3\text{ mA}$		± 1.5		V
共模抑制	$V_{CM} = \pm 1\text{ V}$	113	140		dB
V_{REF1}/V_{REF2}					
开路电压	以地为基准		1.45		V
输出电流			15		μA
输出特性					
输出电压摆幅					
每路输出	$R_L = 600\ \Omega$	± 3.3	± 3.4		V
	$R_L = 32\ \Omega$	± 2.8	± 2.9		V
	$R_L = 16\ \Omega$	± 2.0	± 2.6		V
输出电流	$R_L = 16\ \Omega$, 均方根电压(V_{RMS}) = 1.6 V, THD + N = -118 dB		100		mA rms
短路电流	$R_L = 10\ \Omega$; 拉电流/灌电流		+240/-190		mA
闭环输出阻抗	10 Hz 至 20 kHz		0.04		Ω

参数	测试条件/注释	最小值	典型值	最大值	单位
电源					
工作范围			±3.3至±6		V
静态电流	$V_{SD}=V_{SD2}=V_{CCx}$, $V_{REF}=0V$, 每通道 $-40^{\circ}C \leq T_A \leq +85^{\circ}C$		3	3.35	mA
静态电流关断模式	$V_{SD}=0V$, $V_{SD2}=V_{CCx}$, 每通道 $V_{SD}=V_{SD2}=0V$, 每通道		3.1		mA
直流电源抑制比	电源电压(V_{SY}) = 3.3V 至 5.5V	115	140		dB
交流电源抑制比	20 kHz		87		dB
关断输入					
逻辑高电平	芯片上电, 以地为基准		>1.5		V
逻辑低电平	芯片关断, 以地为基准		<0.75		V

±3.3 V电源

除非另有说明, $T_A=25^{\circ}C$, $V_{REF}=0V$, $R_F=R_G=1k\Omega$ (见图38)。

表2.

参数	测试条件/注释	最小值	典型值	最大值	单位
动态性能					
增益带宽	$R_{IN1}=1k\Omega$, $R_{IN2}=1k\Omega$ (见图38), $V_{OUT}=0.2V$ p-p		25		MHz
压摆率	增益 = 1, $V_{OUT}=2V$ 阶跃		14		V/ μ s
通道隔离	1 kHz 至 10 kHz, $V_{IN}=1V$ p-p, $R_L=600\Omega$, 32 Ω , 16 Ω		-140		dB
失真性能					
THD + N	1 kHz, $V_{OUT}=1V$ rms, 低通滤波器 = 80 kHz, $R_L=600\Omega$		-116		dB
	1 kHz, $V_{OUT}=1V$ rms, 低通滤波器 = 80 kHz, $R_L=32\Omega$		-116		dB
	1 kHz, $V_{OUT}=0.9V$ rms, 低通滤波器 = 80 kHz, $R_L=16\Omega$		-111		dB
噪声性能					
A加权输出噪声	$f=10Hz$ 至 22 kHz		1.8		μ V rms
输入电压噪声	$f=10Hz$		5.2		nV/ \sqrt{Hz}
	$f=100kHz$		3.6		nV/ \sqrt{Hz}
输入电流噪声	$f=10Hz$		10		pA/ \sqrt{Hz}
	$f=100kHz$		1.2		pA/ \sqrt{Hz}
直流性能					
输出失调电压			90	250	μ V
输出失调电压漂移			1.5	7.5	μ V/ $^{\circ}C$
输入偏置电流		-2.4	-1.8	-1	μ A
输入失调电流			60	300	nA
开环增益	$V_{OUT}=\pm 2.3V$, $R_L=600\Omega$	106	120		dB
输入特性					
输入电容			2		pF
输入共模电压范围	差分电流(I_{DIFF}) = 3 mA		±0.3		V
共模抑制	共模电压(V_{CM}) = ±0.3 V	109	135		dB
V_{REF1}/V_{REF2}					
开路电压	以地为基准		1.45		V
输出电流			15		μ A
输出特性					
输出电压摆幅					
每路输出	$R_L=600\Omega$	±1.6	±1.7		V
	$R_L=32\Omega$	±1.4	±1.45		V
	$R_L=16\Omega$	±1.2	±1.4		V
输出电流	$R_L=16\Omega$, $V_{RMS}=0.9V$, THD + N = -111 dB		56		mA rms
短路电流	$R_L=10\Omega$		+115/-120		mA
闭环输出阻抗	10 Hz 至 20 kHz		0.04		Ω

参数	测试条件/注释	最小值	典型值	最大值	单位
电源					
工作范围			±3.3至±6		V
静态电流	$V_{SD} = V_{SD2} = V_{CCx}$, $V_{REF} = 0\text{ V}$, 每通道 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$		2.9	3.35	mA
静态电流关断模式	$V_{SD} = 0\text{ V}$, $V_{SD2} = V_{CCx}$		3.0		mA
直流电源抑制比	$V_{SD} = V_{SD2} = 0\text{ V}$ $V_{SY} = 3.3\text{ V至}5.5\text{ V}$	115	140		dB
交流电源抑制比	20 kHz		85		dB
关断输入					
逻辑高电平	芯片上电, 以地为基准		>1.5		V
逻辑低电平	芯片关断, 以地为基准		<0.75		V

绝对最大额定值

表3.

参数	额定值
电源电压	
单电源	12.6 V
双电源	±6.3 V
裸露焊盘电压	-V _{SY} 或地
存储温度范围	-65°C 至+125°C
工作温度范围	-40°C 至+85°C
引脚温度 (焊接, 10 秒)	300°C
结温	150°C

注意, 等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值, 不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下, 器件能够正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。

热阻

热性能与PCB设计和工作环境直接相关。必须慎重对待PCB散热设计。表4中的值根据JEDEC标准JESD51-12得出。

表4. 热阻

封装类型	θ_{JA}	θ_{JC}	单位
CP-24-15	47	3.3	°C/W

电路板布局会影响热特性, 比如 θ_{JA} 。若使用正确的热管理技巧, 可获得最佳的 θ_{JA} 值。

虽然裸露焊盘可以浮空, 但它必须连接外部 V-或地层, 以获得合适的热管理性能。

最大功耗

SSM6322 的最大安全功耗受限于芯片结温 (T_J) 的升高情况。达到玻璃化转变温度 150°C 左右时, 塑料的特性发生改变。即使只是暂时超过这一温度限值也有可能改变封装对芯片作用的应力, 从而永久性地转变 SSM6322 的参数性能。长时间超过 175°C 的结温会导致芯片器件出现变化, 因而可能造成性能下降或功能丧失。封装的功耗 (P_D) 为静态功耗与芯片中 SSM6322 的输出端驱动所导致的功耗之和。

静态功耗为电源引脚之间的电压 (V_S) 乘以静态电流 (I_S)。

$$P_D = \text{静态功耗} + (\text{总驱动功耗} - \text{负载功耗})$$

$$P_D = (V_S \times I_S) + \left(\frac{V_S}{2} \times \frac{V_{OUT}}{R_L} \right) - \frac{V_{OUT}^2}{R_L}$$

应考虑均方根输出电压。如果 R_L 以 $-V_{SY}$ 为基准, 如同在单电源供电情况下, 则总驱动功耗为 $V_{SY} \times I_{OUT}$ 。如果均方根信号电平未定, 应考虑最差情况, 即 R_L 接中间电源电压, $V_{OUT} = V_{SY}/4$ 。

$$P_D = (V_S \times I_S) + \frac{(V_S/4)^2}{R_L}$$

气流可增强散热, 从而有效降低 θ_{JA} 。此外, 更多金属直接与金属走线的封装引脚、裸露焊盘、过孔、接地和电源层接触, 这同样可降低 θ_{JA} 。

图2显示 JEDEC 标准 4 层板上 24 引脚 LFCSP 封装最大安全功耗与环境温度之间的关系。




图2.4 层板最大功耗与环境温度的关系


ESD警告



ESD (静电放电) 敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路, 但在遇到高能量ESD时, 器件可能会损坏。因此, 应当采取适当的ESD防范措施, 以避免器件性能下降或功能丧失。

引脚配置和功能描述



NOTES
 1. EXPOSED PAD. CONNECT THE EXPOSED PAD TO A NEGATIVE POWER PLANE (V-) OR GROUND.

152860-003

图 3. 引脚配置

表 5. 引脚功能描述

引脚编号	引脚名称	描述
1	VN1	通道 1 输入级的负输入。
2	VP1	通道 1 输入级的正输入。
3	GND1	地 1。
4	GND2	地 2。
5	VP2	通道 2 输入级的正输入。
6	VN2	通道 2 输入级的负输入。
7	GAIN2	通道 2 输入级的输出。
9	FILT2	通道 2 输出级的正输入。
9	REF2	通道 2 输入级的输入共模电压。
10	GND3	地 3。
11	VEE2	负电源 2。该引脚内部短接引脚 20。
12	VCC2	正电源 2。该引脚内部短接引脚 19。
13	VOUT2	通道 2 输出级的输出。
14	VNFB2	通道 2 输出级的负反馈。
15	SD2	关断整个器件的电源。此引脚以地为基准。
16	SD	关断输出级的电源。此引脚以地为基准。
17	VNFB1	通道 1 输出级的负反馈。
18	VOUT1	通道 1 输出级的输出。
19	VCC1	正电源 1。该引脚内部短接引脚 12。
20	VEE1	负电源 1。该引脚内部短接引脚 11。
21	GND4	地 4。
22	REF1	通道 1 输入级的输入共模电压。
23	FILT1	通道 1 输出级的正输入。
24	GAIN1	通道 1 输入级的输出。
	EPAD	裸露焊盘。裸露焊盘应接负电源层(V-)或地。

典型性能参数




图4. 不同容性负载下的频率响应, $V_{SY} = \pm 5V$




图7. PSRR与频率的关系, $V_{SY} = \pm 3.3V$




图5. 不同容性负载下的频率响应, $V_{SY} = \pm 3.3V$




图8. 通道隔离与频率的关系, $V_{SY} = \pm 5V$




图6. PSRR与频率的关系, $V_{SY} = \pm 5V$




图9. 通道隔离与频率的关系, $V_{SY} = \pm 3.3V$




图10. THD + N与幅度的关系, $V_{SY} = \pm 5V$




图13. THD + N与频率的关系, $V_{SY} = \pm 5V$




图11. THD + N与幅度的关系, $V_{SY} = \pm 3.3V$




图14. THD + N与频率的关系, $V_{SY} = \pm 3.3V$




图12. THD + N与幅度的关系, $V_{SY} = \pm 6V$




图15. SMPTE与输入电压(V_{IN})的关系, $V_{SY} = \pm 5V$




图16. CCIF与输入电压(V_{IN})的关系, $V_{SY} = \pm 5 V$

15280-016




图19. 输入电流噪声与频率的关系

15280-019




图17. 输入电压噪声与频率的关系, $V_{SY} = \pm 5 V$

15280-017




图20. 使能输出阻抗与频率的关系

15280-020




图18. 输入电压噪声与频率的关系, $V_{SY} = \pm 3.3 V$

15280-018




图21. 输入失调电压(V_{OS})分布, $V_{SY} = \pm 5 V$

15280-021




图22. 输入失调电压(V_{OS})分布, $V_{SY} = \pm 3.3\text{ V}$

15260-022




图25. 输出高电压(V_{OH})至供电轨与负载电流(I_{LOAD})的关系, $V_{SY} = \pm 3.3\text{ V}$

15260-025




图23. 输出高电压(V_{OH})至供电轨与负载电流(I_{LOAD})的关系, $V_{SY} = \pm 5\text{ V}$

15260-023




图26. 输出低电压(V_{OL})至供电轨与负载电流(I_{LOAD})的关系, $V_{SY} = \pm 3.3\text{ V}$

15260-026




图24. 输出低电压(V_{OL})至供电轨与负载电流(I_{LOAD})的关系, $V_{SY} = \pm 5\text{ V}$

15260-024




图27. 正电源电流($+I_{SY}$)与电源电压(V_{SY})的关系

15260-027




图28. 电源电流(-I_{SY})与电源电压(V_{SY})的关系

15260-028




图31. 输入偏置电流(I_{B±})与温度的关系, V_{SY} = ±3.3 V

15260-031




图29. 开环增益(A_{VO})与温度的关系

15260-029




图32. 输出高电压(V_{OH})与温度的关系, V_{SY} = ±5 V

15260-032




图30. 输入偏置电流(I_{B±})与温度的关系, V_{SY} = ±5 V

15260-030




图33. 输出低电压(V_{OL})与温度的关系, V_{SY} = ±5 V

15260-033




图34. 输出高电压(V_{OH})与温度的关系, $V_{SY} = \pm 3.3 V$




图36. 电源电流($+I_{SY}$)与温度的关系




图35. 输出低电压(V_{OL})与温度的关系, $V_{SY} = \pm 3.3 V$




图37. 电源电流($-I_{SY}$)与温度的关系

测试电路




图38. 测试电路

15286-138

工作原理

SSM6322 采用 ADI 公司专有的超快互补双极性(XFCB)工艺设计而成。该器件具有超低 $1/f$ 噪声、低功耗和负载驱动能力。该器件将经典差动放大器配置与共模环路相结合, 不管流入器件的是差分电流还是共模电流, 共模输入电平保持不变。这种组合使得 DAC 在最佳条件下工作以达到 THD 规格要求。同其他解决方案相比, 共模环路和差动放大器的这种配置还消除了信号路径中的两个额外放大器, 因而噪声和功耗要低得多。

输出驱动器具有许多特性, 包括重载驱动、多路复用和 Pop/Click 声抑制。在两种关断情况下, 当施加的外部信号介于供电轨之间时, 音频频带中的输出均为高阻抗。器件还有一个关断引脚, 用于使输入差动放大器上电, 以便在对驱动器施加任何干扰信号之前, 该放大器便能建立。在 100 mA 峰值输出电流和 2 V rms 信号下, 输出驱动器能够提供 -120 dB THD。

REF1 和 REF2 引脚电压

REF1 和 REF2 设置输入共模信号。内部有 $15\ \mu\text{A}$ 电流源; 通过外加一个电阻, $15\ \mu\text{A}$ 电流流经该电阻产生共模电压。例如, $51\ \text{k}\Omega$ 电阻和 $15\ \mu\text{A}$ 电流会产生 0.765 V 的共模电压。

关断控制

SSM6322 通过两个关断引脚来控制器件的不同部分。当 SD 和 SD2 为逻辑 1 时, 整个器件使能。当 SD 为逻辑 0 且 SD2 为逻辑 1 时, 输入级使能, 输出缓冲器禁用。当 SD2 为逻辑 0 时, 整个器件禁用, 静态电流仅为 $15\ \mu\text{A}$ (参见表 6)。

表6. 禁用模式和使能模式

关断引脚的逻辑电平	器件状态
SD 和 SD2 = 1	整个器件使能。
SD = 0 且 SD2 = 1	输入级使能, 输出缓冲器禁用。
SD2 = 0	整个器件禁用, 静态电流为 $15\ \mu\text{A}$ 。

应用信息

手机中的耳机驱动器

在耳机驱动器应用中，某些高性能音频 DAC 可配置为电压输出或电流输出。通常情况下，电流输出配置可实现最佳 THD + N 性能。

对于电流输出配置，需要一个电流转电压 (I 转 V) 电路来将左声道和右声道的差分电流信号转换为差分电压信号，后接一个差动放大器电路 (参见图 41)。

对于电压输出配置，调理电路是一个差动放大器电路，其将左声道或右声道的差分信号转换为单端信息 (参见图 39)。

电流输出音频 DAC 通常用于实现最佳的 THD + N 性能 (参见图 41)。需要六个放大器和许多无源元件来执行电流模式信号调理，这会消耗更多的 PCB 面积和更多功耗。面积消耗和功耗是手机应用中的重要考虑因素。




图39. 电压输出DAC配置

SSM6322 是一款集成解决方案，适用于要求低失真和低噪声性能的手机应用，同时能直接驱动低阻抗负载。同当前的分立式解决方案相比，该器件还能节省更多的 PCB 面积和功耗。

SSM6322 包含一个附加缓冲器来支持高电流驱动能力。在音频频带中，该缓冲器还能配置为真正的高阻态模式，这在一些便携式应用对于同一输出端口上复用其他信号是有利的。

共模控制电路

DAC 的差分输出级可以建模为两个电压源，二者具有相同的幅度和 180° 的相位差。RS1 和 RS2 是电压源的源电阻 (参见图 40)。

在典型的电流输出 DAC 信号链中 (参见图 41)，四个放大器配置为 I 转 V 电路。同相输入连接到一个直流电压，其为 DAC 的输出共模电平，使 I+/I- 端子处的电压成为直流信号。该信号使 DAC 的两个内部源电阻 (R_{S1} 和 R_{S2}) 上的压降相同，从而使 DAC 实现最佳失真性能。

在 SSM6322 中，输入差动放大器执行 I 到 V 转换。




图40. 无共模控制的共模电路




图41. 电流输出DAC配置

假设没有共模控制（参见图 40），则输入端子(VP2/VN2)上的信号是具有相同幅度和相位的交流信号。另外，DAC 的内部电压源是差分式，这使得 R_{S1} 和 R_{S2} 的压降值不同。这种差异会降低 DAC 的性能。同时，两个输入端(VP2 和 VN2)的来自放大器的交流共模信号通过其有限的交流共模抑制比(CMRR)性能，在输出端产生额外的误差信号。

使用一个共模控制电路（如图 42 虚线所示）之后，输入端 (VP2 和 VN2) 的信号是一个由 REF2 引脚电压设置的直流信号（通常此电压与 DAC 的直流共模电压相同）。DAC 中 R_{S1} 和 R_{S2} 上的压降相同。此外，放大器的高直流 CMRR 性能使 CMRR 误差可以忽略不计。在这种配置下，DAC 和放大器均具有最佳性能。SSM6322 实现了图 42 所示的电路。




图42. 有共模控制的共模电路

容性负载驱动

图 43 显示了驱动容性负载的输出级原理图。图 44 和图 45 分别显示了 $\pm 5\text{ V}$ 和 $\pm 3.3\text{ V}$ 电源电压下增益为 1 的频率响应。对于较小容性负载，峰化较高。对于 2.2 nF 容性负载 (C_L)，频率响应是平坦的，没有峰化。




图43. 驱动容性负载的原理图




图44. 驱动容性负载的频率响应, $V_{SY} = \pm 5\text{ V}$




图45. 驱动容性负载的频率响应, $V_{SY} = \pm 3.3\text{ V}$

SSM6322在耳机驱动器中的应用

采用电流输出DAC的SSM6322电路

对于具有差分电流输出的音频 DAC，两个增益电阻将电流转换为电压（参见图 46）。电阻值取决于 DAC 输出满量程电流和输入级输出范围（采用 $\pm 5\text{ V}$ 电源时输出范围为 $\pm 3\text{ V}$ ）。假设 DAC 单端输出电流为 $\pm 1.5\text{ mA}$ ，差分电流为 $\pm 3\text{ mA}$ ，则使用两个 $1\text{ k}\Omega$ 增益电阻时，输入级的输出为 $\pm 3\text{ V}$ 。反馈电容与增益电阻并联，构成一个单极点低通滤波器。SSM6322 可以处理高达 $1\text{ k}\Omega$ 和 2.2 nF 的电阻电容组合。

通常，音频 DAC 产生一个直流失调电流，其在 SSM6322 的输入端转换为输入共模电压。SSM6322 的 REF1 和 REF2 引脚设置每个通道的输入共模电压。REF1 和 REF2 引脚的电压由内部 $15\text{ }\mu\text{A}$ 电流源和外部电阻实现；建议使用 $51\text{ k}\Omega$ 电阻来获得 0.765 V 电压。可将一个 $1\text{ }\mu\text{F}$ 电容与电阻并联使用以消除噪声。

输入级和输出级之间可增加 $499\text{ }\Omega$ 电阻和 1 nF 电容，形成第二个单极点低通滤波器，如图 46 所示。

为了获得更好的增益匹配和更好的失真性能，所有 $1\text{ k}\Omega$ 和

$499\text{ }\Omega$ 电阻必须达到 0.1% 的容差和 $25\text{ ppm}/^\circ\text{C}$ 的温度系数。 1 nF 电容必须是 NP0 电容。对 REF1 和 REF2 处的 $51\text{ k}\Omega$ 电阻和 $1\text{ }\mu\text{F}$ 电容没有具体要求。

采用电压输出DAC的SSM6322电路

对于输出差分电压的音频 DAC，四个增益电阻将差分电压转换为单端电压（参见图 47）。反馈电容必须与增益电阻并联，形成单极点低通滤波器。如图 47 所示，四个 $1\text{ k}\Omega$ 电阻和两个 1 nF 电容用于实现 1 的增益和一阶 159 kHz 截止频率的低通滤波器。

对于 REF1 和 REF2，请参阅 DAC 数据手册以了解共模电压，然后计算 REF1 和 REF2 处的电阻值。如图 47 所示，建议使用一个 $51\text{ k}\Omega$ 电阻来获得 0.765 V 电压。

输入级和输出级之间可增加 $499\text{ }\Omega$ 电阻和 1 nF 电容，形成第二个单极点低通滤波器，如图 47 所示。

为了获得更好的增益匹配和更好的失真性能，所有 $1\text{ k}\Omega$ 和 $499\text{ }\Omega$ 电阻必须达到 0.1% 的容差和 $25\text{ ppm}/^\circ\text{C}$ 的温度系数。 1 nF 电容必须是 NP0 电容。

对 REF1 和 REF2 处的 $51\text{ k}\Omega$ 电阻和 $1\text{ }\mu\text{F}$ 电容没有具体要求。




图46. 采用电流输出DAC的SSM6322电路




图47. 采用电压输出DAC的SSM6322电路

设计指南

SSM6322 的噪声及失真指标很高，能检测很微弱的信号，任何微小的外部干扰都可能被检测到。使用此器件时，应考虑以下事项：

- 输入级的检测接地对外部干扰敏感。在 PCB 布局中，建议检测接地以输出接口接地为基准（在高保真耳机驱动器应用中，输出接口是插孔）。如图 48 所示，虚线轮廓包围的接地是输入级检测接地，它必须直接连接到插孔接地。请注意，图 48 只显示了一个通道；对于另一个通道，应单独将其检测接地连接到插孔接地。
- SSM6322 电路与典型的电流输出 DAC 信号链（参见图 41）不同，只有一个运算放大器执行差分 I 到 V 转换。同相接地电阻上的功率是固定的，但反馈电阻上的功率随输出信号而变化。这种可变性会造成两个电阻之间的不匹配，如果热量不能很好地消散，还会导致失真。建议使用低漂移(25 ppm/°C)的金属膜或薄膜电阻以避免这种情况（参见图 46）。

- 如果最终输出和耳机之间有一个电阻，那么在驱动重负载时，该电阻必须是低漂移(25 ppm/°C)的金属膜或薄膜电阻以避免失真。
- 使用低压差稳压器(LDO)作为电源。将去耦电容(0.1 μF 和 4.7 μF) 放在放大器电源引脚附近。如果电路板上有关开关电源，则开关电源电路和返回路径应远离 SSM6322 电路。
- 为了更好地散热，应将 LFCSP 封装的裸露焊盘焊接到电路板焊盘，并通过过孔将其连接到电路板另一侧的较大实心铜层。铜层可以连接到负电源层或地层。
- 屏蔽在手机应用中很重要。为达到 THD+N < -100 dB 的要求，必须消除哪怕很小的干扰，否则 THD+N 性能就会降低，尤其是一边聆听音乐一边上网浏览时。金属屏蔽有助于防止性能降低。
- 最大输入滤波电容值为 2.2 nF。





图48. 输入级的检测地

15260-046

外形尺寸



COMPLIANT TO JEDEC STANDARDS MO-220-WGGD-8

图49. 24引脚引线框芯片级封装[LFCSP]

4 mm × 4 mm本体、0.75 mm封装高度

(CP-24-15)

图示尺寸单位: mm

订购指南

型号 ¹	封装温度	封装描述	封装选项	标识
SSM6322ACPZ-R2	-40°C 至 +85°C	24 引脚引线框芯片级封装[LFCSP]	CP-24-15	6322A
SSM6322ACPZ-R7	-40°C 至 +85°C	24 引脚引线框芯片级封装[LFCSP]	CP-24-15	6322A
SSM6322ACPZ-RL	-40°C 至 +85°C	24 引脚引线框芯片级封装[LFCSP]	CP-24-15	6322A
SSM6322CP-EBZ		评估板		

¹Z = 符合RoHS标准的器件。